特許

J-GLOBAL ID：200903041117795644

半導体装置及びその製造方法

発明者： 清水 雅之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2000-232522
公開番号（公開出願番号）：特開2002-050685
出願日： 2000年07月31日
公開日（公表日）： 2002年02月15日
要約：

【要約】【課題】フッ素含有絶縁膜に埋め込まれた金属パターンの上にプラグ又は配線を接続する構造を有する半導体装置に関し、フッ素含有絶縁膜の溝に埋め込まれた金属膜とこれに接続される別の金属膜との接続を良好に保つこと。【解決手段】第1のフッ素含有膜5に形成された溝7と、溝7内に埋め込まれ且つ表面のフッ素濃度が酸素濃度よりも低い金属配線10と、金属配線10上に形成されたフッ素非含有絶縁膜11と、フッ素非含有絶縁膜10の上に形成された第2のフッ素含有絶縁膜12と、第2のフッ素含有絶縁膜12の少なくとも下部とフッ素非含有絶縁膜11のうち第1の金属配線10上に形成されたホール12aと、ホール12a内に埋め込まれた金属プラグ15を含む。

請求項（抜粋）：

半導体基板の上に形成されたフッ素を含む第1の絶縁膜と、前記第1の絶縁膜に形成された溝と、前記溝内に埋め込まれ且つ表面のフッ素濃度が酸素濃度よりも低くなっている第1の金属配線と、前記第1の金属配線上に形成されたフッ素非含有絶縁膜と、前記フッ素非含有絶縁膜の上に形成された第2の絶縁膜と、前記第2の絶縁膜の少なくとも下部と前記フッ素非含有絶縁膜のうち前記第1の金属配線上に形成されたホールと、前記ホール内に埋め込まれた金属プラグとを有することを特徴とする半導体装置。

IPC (5件)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 21/304 622 ,  H01L 21/306 ,  H01L 21/3205

FI (7件)：

H01L 21/304 622 X ,  H01L 21/90 M ,  H01L 21/302 M ,  H01L 21/306 M ,  H01L 21/88 T ,  H01L 21/90 A ,  H01L 21/90 C

Fターム (54件)：

5F004AA13 ,  5F004BA04 ,  5F004DA00 ,  5F004DA23 ,  5F004DB00 ,  5F004DB08 ,  5F004EB02 ,  5F033HH08 ,  5F033HH11 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK08 ,  5F033KK11 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ14 ,  5F033QQ22 ,  5F033QQ25 ,  5F033QQ34 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ53 ,  5F033QQ94 ,  5F033QQ95 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033RR15 ,  5F033SS11 ,  5F033TT02 ,  5F033WW04 ,  5F033XX13 ,  5F033XX21 ,  5F043AA26 ,  5F043AA37 ,  5F043DD16 ,  5F043GG10