特許
J-GLOBAL ID：200903041162527022
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-308496
公開番号（公開出願番号）：特開平6-163843
出願日： 1992年11月18日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 隣接するトランジスタ同志を分離するためのアイソレーションの占有する面積を小さくすることによる、チップ面積の小型化の実現。【構成】 隣接したトランジスタを段差をもって形成し、上記段差壁側面に絶縁膜を設けることによってアイソレーションとし、上記隣接したトランジスタ同志の素子分離を行なう。【効果】 隣接したトランジスタ間を分離するためのアイソレーションの占める面積を大幅に低減することができ、チップ面積を大幅に縮小することができる。
請求項（抜粋）：
シリコン基板上に複数のトレンチを形成する工程と、該複数のトレンチ内部にそれぞれトランジスタを形成する工程と、上記トレンチ外部のシリコン基板上にトランジスタを形成する工程と、上記トレンチ側面に絶縁膜を形成する工程と、上記トレンチ内部に絶縁材料を埋め込む工程と、上記絶縁材料に接続孔を形成し導電層と上記トランジスタを接続する工程と、上記トレンチ外のトランジスタ上に絶縁層を形成する工程と、上記絶縁層に接続孔を形成する工程と、上記接続孔を導電層によって埋め込み上記絶縁層上に導電層を形成する工程と、上記導電層上に保護膜を形成する工程とによって形成されることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 27/092
, H01L 21/76
, H01L 27/08 331
