特許
J-GLOBAL ID：200903041171630936
MOS電界効果半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岡田 英彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-350697
公開番号（公開出願番号）：特開平6-177376
出願日： 1992年12月04日
公開日（公表日）： 1994年06月24日
要約：
【要約】【目的】 MOS電界効果半導体装置の高速動作及び高耐圧化並びに領域の小型化を実現すること。【構成】 MOS電界効果半導体装置の製造方法において、ゲート酸化膜25及びフィールド酸化膜23を形成後にイオン注入によってシリコン基板11の導電型と反対の導電型の不純物を前記フィールド酸化膜23の下及び外側の前記シリコン基板11中に注入した後熱処理して、ソース領域51,52及びドレイン領域55,56を形成しているので、フィールド酸化膜23形成のための熱処理によってソース領域51,52及びドレイン領域55,56が広がることがない。このためソース・ドレインの寄生抵抗を小さくできる。更にゲートとソースもしくはドレインとの間の耐圧を向上できる。
請求項（抜粋）：
導電型シリコン基板の表面にゲート酸化膜とこのゲート酸化膜の両側に隣接する位置にこのゲート酸化膜の膜厚よりも厚い膜厚のフィールド酸化膜を形成し、前記ゲート酸化膜上にゲート電極を形成するMOS電界効果半導体装置の製造方法において、前記ゲート酸化膜とフィールド酸化膜を形成した後に、イオン注入によって前記シリコン基板の導電型と反対の導電型の不純物を前記フィールド酸化膜の下及び外側の前記シリコン基板中に注入し、その後熱処理をして、ソース領域及びドレイン領域を形成することを特徴とするMOS電界効果半導体装置の製造方法。
IPC (2件)：
H01L 29/784
, H01L 21/265
H01L 29/78 301 S
, H01L 21/265 S
, H01L 29/78 301 X
