特許
J-GLOBAL ID：200903041173637709
受光素子
発明者：
出願人/特許権者：
代理人 (1件)：
杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平4-083414
公開番号（公開出願番号）：特開平5-251728
出願日： 1992年03月05日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】 同一基板上に単純なプロセスでトランジスタや発光素子とともに集積することができるとともに、高速で光検出を行うことができる受光素子を実現する。【構成】 ノンドープGaAs層2上にp型AlGaAs層3及びn型AlGaAs層4を順次積層するとともに、p型AlGaAs層3の一方の側壁及び他方の側壁にそれぞれ接してn型AlGaAs層5及びn型AlGaAs層6を設ける。p型AlGaAs層3及びn型AlGaAs層4から成るpn接合が受光部となる。n型AlGaAs層5、p型AlGaAs層3及びn型AlGaAs層6とのヘテロ界面の近傍のノンドープGaAs層2中のチャネルを通ってn型AlGaAs層5とn型AlGaAs層6との間に流れる電流が、受光部に光が入射した時と入射しない時とで変化することにより光検出を行う。
請求項（抜粋）：
電子親和力φ<SB>1 </SB>及びエネルギーギャップE<SB>g1</SB>を有するノンドープの第一の半導体層から成るチャネル層と、上記チャネル層上に順次積層された、φ<SB>2 </SB><φ<SB>1 </SB>及びφ<SB>2 </SB>+E<SB>g2</SB>>φ<SB>1 </SB>+E<SB>g1</SB>の両関係式を満足する電子親和力φ<SB>2 </SB>及びエネルギーギャップE<SB>g2</SB>を有する第一導電型の第二の半導体層及び第二導電型の第三の半導体層と、上記チャネル層上に上記第二の半導体層の一方の側壁に接して設けられた、φ<SB>3 </SB><φ<SB>1 </SB>及びφ<SB>3 </SB>+E<SB>g3</SB>>φ<SB>1 </SB>+E<SB>g1</SB>の両関係式を満足する電子親和力φ<SB>3 </SB>及びエネルギーギャップE<SB>g3</SB>を有する第二導電型の第四の半導体層と、上記チャネル層上に上記第二の半導体層の他方の側壁に接して設けられた、φ<SB>4 </SB><φ<SB>1 </SB>及びφ<SB>4 </SB>+E<SB>g4</SB>>φ<SB>1 </SB>+E<SB>g1</SB>の両関係式を満足する電子親和力φ<SB>4 </SB>及びエネルギーギャップE<SB>g4</SB>を有する第二導電型の第五の半導体層とを有する受光素子。
IPC (2件)：
FI (2件)：
H01L 31/10 G
, H01L 27/14
