特許

J-GLOBAL ID：200903041177419579

半導体装置およびその製造方法

発明者： 西原 秀典
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-094313
公開番号（公開出願番号）：特開平6-310725
出願日： 1993年04月21日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 飽和電圧を下げることなく、短絡耐量を向上できるIGBTを提供する。【構成】 層間絶縁膜32の下に、p+拡散層22、n+型エミッタ領域23及び多結晶シリコンゲート電極41に対応してTi層53を形成する。p+拡散層22及びエミッタ領域23に対応するTi層53はエミッタ補助電極層を構成し、未反応の純Ti層53aとチタンシリサイド層53bの2層でなる。チタンシリサイド層53bにより、p+拡散層22及びエミッタ領域23とエミッタ電極51との間で良好なオーミックコンタクトを得る。Tiは高融点金属であり、低抵抗かつ均一である。エミッタバイパス率が100%になるため飽和電圧が低下し、負荷短絡時にも均一に電流が流れるため弱点部分がなく短絡耐量が向上する。ゲート電極41に対応するTi層53は未反応の純Ti層53aとチタンポリサイド層53cの2層でなり、ゲート電極41の抵抗を下げる役目をする。

請求項（抜粋）：

エミッタ電極とベース領域、ホールバイパス領域の間および上記エミッタ電極とエミッタ領域との間に、少なくとも高融点金属を使用して形成されると共にシリサイド層を有してなるエミッタ補助電極層を設け、上記エミッタ補助電極層を介して上記エミッタ領域を上記エミッタ電極に電気的に接続すると共に上記ベース領域またはホールバイパス領域を上記エミッタ電極に電気的に接続したことを特徴とする半導体装置。

IPC (3件)：

H01L 29/784 ,  H01L 21/28 301 ,  H01L 21/336

FI (2件)：

H01L 29/78 321 D ,  H01L 29/78 321 P