特許
J-GLOBAL ID:200903041178478536

論理回路の遅延時間最適化方式

発明者:
出願人/特許権者:
代理人 (1件): 河原 純一
公報種別:公開公報
出願番号(国際出願番号):特願平3-283508
公開番号(公開出願番号):特開平5-101134
出願日: 1991年10月03日
公開日(公表日): 1993年04月23日
要約:
【要約】【目的】 論理回路の遅延時間を最適化するに際して、何度も部分回路の切り出しを行う必要がなく、かつ処理時間を大幅に改善する。【構成】 グループ化部4は論理回路のネットリスト1を入力してグループ化を行い、到着時間計算部5はライブラリ2および遅延制約ファイル3を参照して到着時間を計算し、必要時間計算部6はライブラリ2および遅延制約ファイル3を参照して必要時間を計算し、クリティカルグループ生成部7はクリティカルグループを生成し、グループコスト計算部8はグループの重み付けを行い、遅延最適化グループ抽出部9は遅延最適化グループを抽出し、遅延最適化実行部10は遅延最適化の処理を実行し、面積最適化実行部11は面積の最適化を実行し、回路出力部12は出力論理回路のネットリスト13を出力する。
請求項(抜粋):
論理回路の接続情報からなる論理回路のネットリストと、回路中のF/Fの間のパスの遅延時間の上限を示すクロックサイクル値,回路の入力端子における信号の到着時間および回路の出力端子において信号の値が確定していなければならない信号の必要時間を指定した遅延制約ファイルと、回路中の各素子の伝播遅延時間および論理情報を格納したライブラリと、前記論理回路のネットリストからF/Fとそのファンアウト調整用の回路,クロックの分配系の回路,入力端子とそのファンアウト調整用の回路,ツリー状のランダム回路とそのファンアウト調整用の回路およびその他の回路に当てはまる部分回路をグループとして取り出すグループ化部と、回路のクロック入力端子以外の入力端子については前記遅延制約ファイルで指定された信号の到着時間を設定し、F/Fの出力ピンについては前記ライブラリの情報より計算した到着時間を設定し、それら以外の素子については入力端子およびF/Fの出力ピンから出力側に向かって前記ライブラリの情報に基づいて到着遅延時間の計算を行う到着時間計算部と、出力端子については前記遅延制約ファイルで指定された信号の必要時間を設定し、F/Fの入力ピンについては前記遅延制約ファイルに指定されたクロックサイクル値と前記ライブラリに記述されたセットアップ時間との差を必要時間として設定し、その他の素子については出力端子およびF/Fの入力ピンから入力側に向かって前記ライブラリの情報に基づいて必要遅延時間の計算を行う必要時間計算部と、前記グループ化部により作成された各グループ内でファンアウト調整用の回路を除いて最も出力側にある素子について前記必要時間計算部により計算された必要時間と前記到着時間計算部により計算された到着時間との差である余裕度を計算し、この余裕度が負のものがあればそれらのうちの絶対値の大きいもののみを含むグループからなるクリティカルグループを生成するクリティカルグループ生成部と、このクリティカルグループ生成部により生成されたクリティカルグループ中の各グループについてグループ内の遅延時間の平均値,グループ内の各素子における到着時間と必要時間との相関係数,以前に遅延最適化を行ったかどうか,グループの最も入力側の各素子の入力ピンでの余裕度の平均値等により重み付けを行うグループコスト計算部と、クリティカルグループの中から前記グループコスト計算部により行われた重み付けの最大のものを取り出し、そのグループの入力および出力につながっているグループを再帰的にクリティカルグループから除き、再び重み付けが最大のものを選ぶという処理をクリティカルグループが空になるまで繰り返すことにより選ばれた複数のグループを遅延最適化グループとする遅延最適化グループ抽出部と、この遅延最適化グループ抽出部により抽出された遅延最適化グループについて遅延時間を考慮して論理回路を再合成する遅延最適化の処理を行う遅延最適化実行部と、前記クリティカルグループ生成部でクリティカルグループが空になった場合および遅延時間の最適化の改善が行えない場合に面積の最適化を行う面積最適化実行部と、この面積最適化実行部により面積の最適化が行われた結果の論理回路のネットリストを出力する回路出力部とを有することを特徴とする論理回路の遅延時間最適化方式。
IPC (3件):
G06F 15/60 360 ,  G01R 31/318 ,  G06F 11/26 310

前のページに戻る