特許
J-GLOBAL ID:200903041188321406
半導体装置
発明者:
,
,
,
,
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2002-180774
公開番号(公開出願番号):特開2003-110030
出願日: 1989年03月17日
公開日(公表日): 2003年04月11日
要約:
【要約】【課題】 内部電圧発生回路の出力電圧を安定化させる。【解決手段】 しきい値電圧が負であるMOSキャパシタを形成し、そのキャパシタを内部電圧発生回路の出力に接続する。【効果】 しきい値電圧が負であるMOSキャパシタであるため、印加される電圧の大きさに依存せずに集電容量が安定であり、かつMOSFETの作成工程と整合性をとって簡便に形成できる。
請求項(抜粋):
外部電源電圧用ボンディングパッドから供給される外部電圧を内部電圧に変換する内部電圧発生回路と、前記内部電圧を電源として動作する内部回路とが第1導電形の半導体基板上に形成された半導体装置であって、前記内部電圧発生回路は、基準電圧を発生する基準電圧発生回路と、前記基準電圧に基づいて前記内部電圧を出力する駆動回路と、前記駆動回路の周波数特性を変更する位相補償回路とを有し、前記位相補償回路は、前記半導体基板に形成された第2導電形のウェル領域と、前記ウェル領域に形成された前記第2導電形の第1領域と、前記ウェル領域の上に絶縁膜を介して形成された多結晶シリコンまたは金属から成る層を有するキャパシタを含むことを特徴とする半導体装置。
IPC (7件):
H01L 21/822
, G05F 3/26
, G11C 11/407
, H01L 21/8242
, H01L 27/04
, H01L 27/10 481
, H01L 27/108
FI (7件):
G05F 3/26
, H01L 27/10 481
, H01L 27/04 B
, H01L 27/10 681 F
, G11C 11/34 354 F
, H01L 27/04 G
, H01L 27/04 C
Fターム (56件):
5F038AC03
, 5F038AC05
, 5F038AC20
, 5F038AV06
, 5F038BB02
, 5F038BB07
, 5F038BG01
, 5F038BG09
, 5F038BH10
, 5F038BH19
, 5F038CA03
, 5F038CA10
, 5F038CD02
, 5F038CD14
, 5F038DF03
, 5F038DF05
, 5F038DT02
, 5F038DT16
, 5F038EZ20
, 5F083GA01
, 5F083GA11
, 5F083GA13
, 5F083LA10
, 5F083LA21
, 5H420BB12
, 5H420CC02
, 5H420DD02
, 5H420EA15
, 5H420EA16
, 5H420EA18
, 5H420EA42
, 5H420EB37
, 5H420NA16
, 5H420NA28
, 5H420NB02
, 5H420NB12
, 5H420NB13
, 5H420NB25
, 5H420NB36
, 5H420NC02
, 5H420NC23
, 5M024AA40
, 5M024AA62
, 5M024BB29
, 5M024FF07
, 5M024FF20
, 5M024FF23
, 5M024HH06
, 5M024HH07
, 5M024HH11
, 5M024PP01
, 5M024PP03
, 5M024PP04
, 5M024PP05
, 5M024PP07
, 5M024PP10
引用特許:
審査官引用 (11件)
-
特開昭62-121990
-
特開昭61-259562
-
特開昭57-118662
-
特開昭62-121990
-
特開昭61-259562
-
特開昭57-118662
-
特開昭62-121990
-
特開昭61-259562
-
特開昭57-118662
-
特開昭63-086465
-
特開昭63-308366
全件表示
前のページに戻る