特許
J-GLOBAL ID：200903041192789145
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-198470
公開番号（公開出願番号）：特開2002-016220
出願日： 2000年06月30日
公開日（公表日）： 2002年01月18日
要約：
【要約】【課題】微細なMIMキャパシタのキャパシタ絶縁の容量特性を安定化させること。【解決手段】Al-Cu膜3(下部電極)とAl-Cu膜7(上部電極)との間に電位差を与え、シリコン窒化膜(キャパシタ絶縁膜)5に電荷を注入することにより、シリコン窒化膜(キャパシタ絶縁膜)5中の不純物準位や欠陥準位等の欠陥を上記電荷により埋める。
請求項（抜粋）：
半導体基板と、この半導体基板上に設けられ、第1および第2の導電性領域により絶縁性領域が挟まれてなる導電性・絶縁性領域とを含む半導体構造を備えた半導体装置の製造方法であって、前記第1の導電性領域と第2の導電性領域との間に電位差を与え、前記絶縁性領域に電荷を注入することを特徴とする半導体装置の製造方法。
IPC (2件)：
Fターム (9件)：
5F038AC02
, 5F038AC05
, 5F038AC15
, 5F038AC18
, 5F038AC20
, 5F038CD09
, 5F038CD18
, 5F038EZ15
, 5F038EZ20
