メモリ回路およびメモリ回路を有する表示装置

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2003-277068
公開番号（公開出願番号）：特開2005-038557
出願日： 2003年07月18日
公開日（公表日）： 2005年02月10日
要約：

【課題】薄膜トランジスタを使用したメモリ回路において、トランジスタのバラツキによって、メモリ回路の歩留まりの低下や、応答速度の低下などの問題が発生していた。【解決方法】本発明は、メモリセルの論理振幅と異なる電圧でワード線を駆動することによって、メモリセルの歩留まり向上、応答速度の向上を図るものである。本発明はSRAM、DRAM、マスクROMなどに適応が可能であり、本発明のメモリ回路を表示装置と一体形成することで、より多機能な表示装置を構成することが可能になる。【選択図】図1

請求項（抜粋）：

ワード線と、複数のメモリセルと、前記ワード線を駆動する駆動回路とを有するメモリ回路において、前記ワード線を駆動する駆動回路は、レベルシフト回路を有し、前記メモリセルの出力振幅と前記レベルシフト回路の出力振幅は異なることを特徴としたメモリ回路。

IPC (10件)：

G11C11/413 , G02F1/133 , G02F1/1345 , G02F1/1368 , G09G3/20 , G09G3/30 , G09G3/36 , G11C11/407 , G11C17/18 , H05B33/14

FI (13件)：

G11C11/34 301A , G02F1/133 550 , G02F1/1345 , G02F1/1368 , G09G3/20 621L , G09G3/20 631B , G09G3/20 641E , G09G3/20 670E , G09G3/30 H , G09G3/36 , H05B33/14 A , G11C11/34 354D , G11C17/00 306Z

Fターム (49件)：

2H092GA59 , 2H092NA05 , 2H092NA29 , 2H092PA06 , 2H093NC11 , 2H093NC15 , 2H093NC22 , 2H093NC23 , 2H093NC29 , 3K007BA06 , 3K007DB03 , 3K007GA00 , 5B003AB01 , 5B003AC07 , 5B003AD08 , 5B015HH02 , 5B015JJ11 , 5B015JJ45 , 5B015KA23 , 5B015KB93 , 5C006AC11 , 5C006AC21 , 5C006AF03 , 5C006AF04 , 5C006AF44 , 5C006BB16 , 5C006BF02 , 5C006FA13 , 5C080AA06 , 5C080AA10 , 5C080BB05 , 5C080DD09 , 5C080EE26 , 5C080FF11 , 5C080GG15 , 5C080GG17 , 5C080JJ02 , 5C080JJ03 , 5C080JJ06 , 5M024AA37 , 5M024AA40 , 5M024AA93 , 5M024BB08 , 5M024CC26 , 5M024FF25 , 5M024KK20 , 5M024PP01 , 5M024PP02 , 5M024PP04

引用特許：

審査官引用 (5件)

特開平2-003171
特開平2-265097
特開昭62-245592

全件表示

前のページに戻る