特許

J-GLOBAL ID：200903041203409013

半導体装置の製造方法

発明者： 岸井 貞浩
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平4-013869
公開番号（公開出願番号）：特開平5-205987
出願日： 1992年01月29日
公開日（公表日）： 1993年08月13日
要約：

【要約】【目的】本発明は、シリコンウェーハ上に所望の膜厚のシリコン酸化膜を実用レベルで形成することができ、且つ、シリコンウェーハとシリコン酸化膜との界面の凹凸を小さくすることができる半導体装置の製造方法を提供することを目的とする。【構成】デバイス作製用のSiウェーハ12を、温度1100°C、時間250分の酸化条件でウエット酸化して、厚さ約1μmのSiO2 膜14を形成し、続いて温度1100°C、時間35分の酸化条件でドライ酸化して、Siウェーハ12とSiO2 膜14との界面に、厚さ約50nmのSiO2 膜16を形成した後、Siウェーハ12上のSiO2 膜14と支持基板用のSiウェーハ18とを張り合わせ、更にSiウェーハ12を研削及び研磨し、厚さ約1μmにまで薄膜化して、SOI層12aを形成する。

請求項（抜粋）：

デバイス作製用の第1のシリコンウェーハをウエット酸化した後、ドライ酸化して、前記第1のシリコンウェーハ上にシリコン酸化膜を形成する工程と、前記第1のシリコンウェーハ上の前記シリコン酸化膜と支持基板用の第2のシリコンウェーハとを張り合わせる工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/02 ,  H01L 27/12