特許

J-GLOBAL ID：200903041208097524

情報処理装置

発明者： 五木田 諭
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平6-121622
公開番号（公開出願番号）：特開平7-334363
出願日： 1994年06月03日
公開日（公表日）： 1995年12月22日
要約：

【要約】【目的】 分岐予測の精度が改善でき命令の実行効率を向上させて高速な情報処理ができる情報処理装置を提供することを目的とする。【構成】 外部メモリ101から送られてくる命令フィールド中に分岐予測情報107と分岐アドレスとが含まれている。選択回路106は、分岐予測情報107を参照して、分岐アドレスか非分岐アドレス生成回路104から生成される非分岐アドレスかのどちらかを選択する。選択回路106は、選択したアドレスを次にフェッチすべき命令のアドレスとして外部メモリ101に出力する。

請求項（抜粋）：

CPUが、命令デコーダによって解釈した外部メモリからの命令に基づいて情報処理を実行する情報処理装置において、前記命令のうちの条件分岐命令に、実行するアドレスを決定する分岐予測情報と前記条件分岐命令に対する分岐時の分岐先である分岐アドレスとを情報として持ち、前記命令デコーダを、前記条件分岐命令を解釈した場合には、前記分岐予測情報と分岐アドレスとを出力するよう構成し、前記条件分岐命令に対して、非分岐時の非分岐先である非分岐アドレスを生成する非分岐アドレス生成回路と、前記分岐予測情報に基づいて、前記非分岐アドレスか分岐アドレスかのどちらかを選択し、実行する命令のアドレスとして前記外部メモリに出力する選択回路とを備えた情報処理装置。