特許
J-GLOBAL ID:200903041211757527

導電体層形成方法

発明者:
出願人/特許権者:
代理人 (1件): 大島 陽一 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-048033
公開番号(公開出願番号):特開平9-018117
出願日: 1996年02月09日
公開日(公表日): 1997年01月17日
要約:
【要約】【課題】 電気めっきを用いて基板上に導電体層を形成するための改善された方法を提供する。【解決手段】 基板100の上面上にシード層110を形成し、このシード層110を予め定められた形状にパターニングして、基板100の、パターニングされたシード層110によりカバーされない部分の上、及びパターニングされたシード層110上に誘電体層130を形成し、誘電体層130上にフォトレジスト層を形成し、このフォトレジスト層をパターニングしてマスクを形成し、誘電体層130の、パターニングされたシード層110の上に形成された部分を選択的にエッチングして、パターニングされたシード層を露出して、その上に導電体層140を電気めっきする。
請求項(抜粋):
上面を有する基板上に導電体層を形成するための方法であって、前記基板の前記上面上にシード層を形成する第1過程と、前記シード層を予め定められた形状にパターニングする第2過程と、前記基板の、前記パターニングされたシード層により被覆されない部分の上、及び前記パターニングされたシード層上に誘電体層を形成する第3過程と、前記誘電体層上にフォトレジスト層を形成する第4過程と、前記フォトレジスト層をパターニングすることによって、マスクを形成する第5過程と、前記マスクを用いて、前記パターニングされたシード層の上に形成された前記誘電体層の一部分を選択的にエッチングすることによって、前記パターニングされたシード層を露出する第6過程と、前記露出されたパターニングされた前記シード層の上に前記導電体層を電気めっきする第7過程とを含むことを特徴とする導電体層形成方法。
IPC (3件):
H05K 3/18 ,  H01L 21/3205 ,  H05K 3/24
FI (3件):
H05K 3/18 E ,  H05K 3/24 A ,  H01L 21/88 K

前のページに戻る