特許
J-GLOBAL ID：200903041220863950

多面取り基板に対する電子部品実装方法

発明者：
山本 裕樹

山本 裕樹 について

, 
今福 茂樹

今福 茂樹 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 石原 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-193460
公開番号（公開出願番号）：特開平11-040999
出願日： 1997年07月18日
公開日（公表日）： 1999年02月12日
要約：
【要約】【課題】 多面取り基板上に形成された複数の回路パターンに不良があるとき、不良回路パターンを識別して、その不良回路パターンへの部品実装を実行しないようにする電子部品実装方法を提供する。【解決手段】 電子部品実装機に搬入する以前の検査工程において回路パターンに不良が検出されたときバッドマークBa またはBb をマーキングすると共に、不良回路パターンが存在することを示すマスターバッドマークMBをマーキングする。この多面取り基板1が搬入された電子部品実装機はマスターバッドマークMBがないときは全回路パターンに部品実装を実行し、マスターバッドマークMBがあるときはバッドマークBa 、Bb の検出から不良回路パターンを識別して、不良回路パターンを除く回路パターンに部品実装を実行する。
請求項（抜粋）：
電子部品実装機により部品実装を行う回路基板が、1枚の基板上にそれぞれ独立した複数の回路パターンを形成した多面取り基板であって、これを前記電子部品実装機に搬入する以前の回路パターン検査工程において、不良の回路パターンが検出されたときには不良を示すバッドマークをマーキングし、この多面取り基板が搬入された電子部品実装機において、前記バッドマークを検出するバッドマーク検出動作を実行し、バッドマークのある回路パターンへの部品実装動作を実行しないように制御する多面取り基板に対する電子部品実装方法において、前記回路パターン検査工程において、不良検出された回路パターンがあったとき、その回路パターン近傍の所定位置に不良回路パターンであることを示すバッドマークをマーキングすると共に、多面取り基板の所定位置に複数の回路パターンの中に不良回路パターンが存在することを示すマスターバッドマークをマーキングし、前記電子部品実装機において、前記マスターバッドマークの検出動作を実行してマスターバッドマークが検出されたときには、前記バッドマーク検出動作を実行してバッドマークが検出された回路パターンを除く他の回路パターンへの部品実装動作を実行し、マスターバッドマークが検出されなかったときにはバッドマーク検出動作を中止して各回路パターンへの部品実装動作を実行することを特徴とする多面取り基板に対する電子部品実装方法。
IPC (2件)：
H05K 13/04 ,  H05K 13/00
FI (2件)：
H05K 13/04 Z ,  H05K 13/00 B
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM