特許

J-GLOBAL ID：200903041239156243

半導体装置の製造方法および半導体装置

発明者： 坂森 重則
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 児玉 俊英 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-139423
公開番号（公開出願番号）：特開2002-334883
出願日： 2001年05月10日
公開日（公表日）： 2002年11月22日
要約：

【要約】【課題】 配線溝のサブトレンチの形成を防止することができる半導体装置の製造方法を得る。【解決手段】 半導体基板1上の絶縁膜2にパターニングされたレジスト膜3を形成し、レジスト膜3をマスクとして絶縁膜2をエッチングし配線溝4、5を形成し、配線溝4、5内に導電膜を埋め込み配線膜6、7を形成する半導体装置の製造方法において、配線膜6の幅が5μm以上必要となる箇所において、配線溝4を、絶縁壁8にて並列に分割した複数の分割配線溝4a、4bにて形成し、かつ、各分割配線溝4a、4bの幅が全て5μm未満と成るように、かつ、各分割配線溝4a、4bの幅の合計が配線膜6の5μm以上の所望の幅と成るようレジスト膜3のパターニングを行うものである。

請求項（抜粋）：

半導体基板上の絶縁膜にパターニングされたレジスト膜を形成する工程と、上記レジスト膜をマスクとして上記絶縁膜をエッチングし配線溝を形成する工程と、上記配線溝内に導電膜を埋め込み配線膜を形成する工程とを備えた半導体装置の製造方法において、上記配線膜の幅が5μm以上必要となる箇所において、上記配線溝を、絶縁壁にて並列に分割した複数の分割配線溝にて形成し、かつ、上記各分割配線溝の幅が全て5μm未満と成るように、かつ、上記各分割配線溝の幅の合計が上記配線膜の5μm以上の所望の幅と成るよう上記レジスト膜のパターニングを行うことを特徴とする半導体装置の製造方法。

FI (2件)：

H01L 21/88 A ,  H01L 21/88 B

Fターム (14件)：

5F033HH11 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033MM17 ,  5F033MM22 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ28 ,  5F033QQ48 ,  5F033SS21 ,  5F033WW01