特許

J-GLOBAL ID：200903041250929092

薄膜トランジスタアレイおよびその製造方法

発明者： 仲山 則夫
出願人/特許権者： 株式会社東芝
代理人 (1件)： 樺澤 襄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-344297
公開番号（公開出願番号）：特開平10-186401
出願日： 1996年12月24日
公開日（公表日）： 1998年07月14日
要約：

【要約】【課題】 工程の追加を抑えるとともに、補助容量素子の耐圧不良を防止した薄膜トランジスタアレイを提供する。【解決手段】 ガラス基板21上のたとえば絶縁層22上に形成したアモルファスシリコン層51にエキシマレーザを照射し、結晶化することで作られる表面の凹凸の高さが、多結晶シリコンの結晶の平均径にほぼ比例している。補助容量素子45の下部電極領域27の結晶の平均径を小さくすることにより、補助容量素子45の下部電極領域27の凹凸が小さくなり、補助容量素子45の耐圧不良が起こりにくくなる。薄膜トランジスタ44のチャネル領域24には従来と同じの大きさの平均径の多結晶シリコンが用いられるため、薄膜トランジスタ44の移動度、閾値電圧などの特性には影響が生じない。

請求項（抜粋）：

絶縁性基板上に多結晶半導体層が配設され、この多結晶半導体層上にゲート絶縁膜を介してゲート電極および補助容量素子が配設された薄膜トランジスタアレイにおいて、前記補助容量素子の下に位置する多結晶半導体領域の結晶の平均径は、前記ゲート電極の下に位置する多結晶半導体領域の結晶の平均径よりも小さいことを特徴とする薄膜トランジスタアレイ。

IPC (3件)：

G02F 1/136 500 ,  H01L 29/786 ,  H01L 21/336

FI (2件)：

G02F 1/136 500 ,  H01L 29/78 612 Z