マイクロコンピュータのバス制御回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-149084
公開番号（公開出願番号）：特開平5-342144
出願日： 1992年06月09日
公開日（公表日）： 1993年12月24日
要約：

【要約】 (修正有)【目的】データバスの配線接続と周辺機器のマッピングの自由度を高める。【構成】バス制御回路は、データ転送用として機能する上位CPUバス112及び下位CPUバス113、マイクロコンピュータ101から出力されるアクセス先のアドレス情報を転送するアドレスバス114、上位レジスタ105及びレジスタ108,109を含むメモリ、周辺機器等に接続され、データ転送用として機能する上位データバス110、下位レジスタ104及びレジスタ106,107を含むメモリ、周辺機器等に接続され、データ転送用として機能する下位データバス111、アドレスバス114のアドレス情報を基に、前記メモリ及び周辺機器等を含むアクセス先の対象が、上位データバス110又は下位データバス111の何れに接続されているかを検出する検出器102、並びに検出器102のバス接続情報を基に、これらのデータバス相互間の接続切替えを制御するバスセレクタ103を備える。

請求項（抜粋）：

マイクロコンピュータに接続され、データ転送用として機能する第1の上位データバスならびに第1の下位データバスと、前記マイクロコンピュータより出力されるアクセス先のアドレス情報を転送するアドレスバスと、所定の周辺機器等に接続され、データ転送用として機能する第2の上位データバスならびに、第2の下位データバスと、前記アドレスバス上のアドレス情報を基に、前記周辺機器等を含むアクセス先の対象が、前記第2の上位データバスまたは第2の下位データバスの何れのデータバスに接続されているかを検出するバス接続情報検出手段と、前記第1の上位データバスならびに第1の下位データバスを含む第1のデータバス対と、前記第2の上位データバスならびに第2の下位データバスを含む第2のデータバス対との間に配置され、前記バス接続情報検出手段より出力されるバス接続情報を基に、これらの第1および第2のデータバス対相互間のバス接続切替えの制御を行うバス選択切替手段と、を少くとも備えることを特徴とするマイクロコンピュータのバス制御回路。

前のページに戻る