特許

J-GLOBAL ID：200903041286741154

半導体装置及びその製造方法

発明者： 大澤 俊彦
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-118763
公開番号（公開出願番号）：特開2002-313792
出願日： 2001年04月17日
公開日（公表日）： 2002年10月25日
要約：

【要約】【課題】工数を増やさずにバリア性を保証し層間絶縁膜との密着性をいっそう良好にする配線層を有する高信頼性の半導体装置及びその製造方法を提供する。【解決手段】図示しない内部の導電領域と接続される実質的なアルミニウム配線層12からなる電極パッドPADが、層間絶縁膜であるBPSG膜10上に形成されている。電極パッドPADを除いて周辺はパッシベーション膜13で覆われている。アルミニウム配線層12は、例えばCuを1%未満含有させているAl-Cu構造としている。このアルミニウム配線層12の下地として不純物ドープされた多結晶シリコン膜(ドープト・ポリシリコン膜)11が設けられている。

請求項（抜粋）：

半導体集積回路構成の一部であって少なくとも層間の絶縁層上に形成され、この絶縁層の下層にある導電層と選択的に繋がる配線層に関し、前記配線層における下地として設けられる不純物ドープされた多結晶シリコン膜と、前記多結晶シリコン膜上に設けられ実質的な前記配線層を構成する金属層と、を具備したことを特徴とする半導体装置。

IPC (3件)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/768

FI (4件)：

H01L 21/28 301 A ,  H01L 21/88 P ,  H01L 21/88 T ,  H01L 21/90 C

Fターム (41件)：

4M104AA01 ,  4M104BB01 ,  4M104CC01 ,  4M104DD07 ,  4M104DD16 ,  4M104DD19 ,  4M104DD37 ,  4M104DD43 ,  4M104EE02 ,  4M104EE09 ,  4M104EE12 ,  4M104EE15 ,  4M104EE16 ,  4M104FF13 ,  4M104FF17 ,  4M104HH04 ,  4M104HH06 ,  4M104HH09 ,  5F033HH04 ,  5F033HH09 ,  5F033HH11 ,  5F033JJ01 ,  5F033JJ04 ,  5F033JJ09 ,  5F033JJ11 ,  5F033KK01 ,  5F033MM05 ,  5F033MM13 ,  5F033NN03 ,  5F033NN07 ,  5F033PP03 ,  5F033PP09 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR15 ,  5F033TT02 ,  5F033XX12 ,  5F033XX33