特許

J-GLOBAL ID：200903041301641650

セラミックパッケージ

発明者： 山川 晃司 ,  安本 恭章 ,  小岩 馨 ,  五代儀 靖 ,  岩瀬 暢男 ,  久野 勝美 ,  須藤 俊夫 ,  高野 圭
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-260101
公開番号（公開出願番号）：特開平6-112355
出願日： 1992年09月29日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】 半導体チップの機能が一部変更された場合における前記半導体チップの入出力端子の変更に対応してセラミック多層配線基板を共通化することが可能なセラミックパッケージを提供しようとするものである。【構成】 セラミックからなる基材内に複数の内部配線および複数のバイアホールを設けたセラミック多層配線基板と、前記多層配線基板の表面に露出した前記バイアホールのうちの少なくとも一部に接続された外部リードとを具備した半導体チップが搭載されるセラミックパッケージにおいて、前記多層配線基板の表面には、前記半導体チップの入出力端子のうちの少なくとも1つの入出力端子に対応して複数のバイアホールが露出され、さらに前記多層配線基板上には前記複数のバイアホールの中から選択されたバイアホールと前記半導体チップの入出力端子とを接続するための導体配線が形成されていることを特徴としている。

請求項（抜粋）：

セラミックからなる基材内に複数の内部配線および複数のバイアホールを設けたセラミック多層配線基板と、前記セラミック多層配線基板の表面に露出した前記バイアホールのうちの少なくとも一部に接続された外部リードとを具備した半導体チップが搭載されるセラミックパッケージにおいて、前記セラミック多層配線基板の表面には、前記半導体チップの入出力端子のうちの少なくとも1つの入出力端子に対応して複数のバイアホールが露出され、さらに前記セラミック多層配線基板上には前記複数のバイアホールの中から選択されたバイアホールと前記半導体チップの入出力端子とを接続するための導体配線が形成されていることを特徴とするセラミックパッケージ。

IPC (2件)：

H01L 23/12 ,  H01L 23/13

FI (4件)：

H01L 23/12 N ,  H01L 23/12 C ,  H01L 23/12 Q ,  H01L 23/12 P