特許
J-GLOBAL ID：200903041314258898
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
村上 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-013897
公開番号（公開出願番号）：特開平11-214525
出願日： 1998年01月27日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 半導体装置の製造工程数の追加をできるだけ抑えて、1チップ上に標準(高速)MOSトランジスタと高耐圧MOSトランジスタを混載させることを目的とする。【解決手段】 標準耐圧MOSトランジスタ領域Aと高耐圧MOSトランジスタ領域Bの異なる耐圧を有するトランジスタ領域が混載する半導体装置の製造方法において、半導体基板のウエル拡散層1上の高耐圧トランジスタ領域Bに選択的に酸化促進物質7を注入し、半導体基板のトランジスタ領域上全面にゲート酸化を行い、高耐圧MOSトランジスタ領域Bのゲート酸化膜を標準耐圧MOSトランジスタ領域のゲート酸化膜より厚く形成する。
請求項（抜粋）：
2種以上の異なる耐圧を有するトランジスタ領域が混載する半導体装置の製造方法において、半導体基板上の高耐圧トランジスタ領域に選択的に酸化促進物質を注入する工程と、前記2種以上の耐圧を有するトランジスタ領域上にゲート酸化を行い、高耐圧トランジスタ領域のゲート酸化膜を標準耐圧トランジスタ領域のゲート酸化膜より厚く形成する工程からなる半導体装置の製造方法。
IPC (2件)：
H01L 21/8234
, H01L 27/088
