特許

J-GLOBAL ID：200903041316438095

半導体装置及び半導体装置の製造方法

発明者： 島ノ江 宗治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2001-039746
公開番号（公開出願番号）：特開2002-246459
出願日： 2001年02月16日
公開日（公表日）： 2002年08月30日
要約：

【要約】【課題】 素子形成領域を分離する素子分離領域を有する半導体装置において、素子形成領域のエッジ部分における電界集中を十分に抑制し、素子の消費電力低減を図る。【解決手段】 第2のフォトレジストパターン形成工程において、パターン開口部の開口幅を拡大させる開口部拡大口を有するフォトレジストパターンを形成し、第2のエッチング工程において、開口部拡大口に位置するパッド酸化膜及び窒化シリコン膜をエッチングし、絶縁膜形成工程において、素子形成領域1b、1cの縁部分に酸化シリコン膜10を形成する。

請求項（抜粋）：

素子形成領域を分離する素子分離領域を有する半導体装置において、前記素子分離領域を構成する素子分離溝が設けられた半導体基板と、少なくとも前記素子分離溝の内部及び前記素子形成領域の縁部分に設けられた絶縁膜と、少なくとも一部が前記絶縁膜の上部に配置されたゲート電極膜と、を有することを特徴とする半導体装置。

IPC (3件)：

H01L 21/76 ,  H01L 27/08 331 ,  H01L 29/78

FI (3件)：

H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 29/78 301 R

Fターム (33件)：

5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA67 ,  5F032AA77 ,  5F032BA01 ,  5F032CA03 ,  5F032CA11 ,  5F032CA17 ,  5F032CA24 ,  5F032DA04 ,  5F032DA28 ,  5F048AA04 ,  5F048AA05 ,  5F048AC01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BG01 ,  5F048BG13 ,  5F140AA02 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG28 ,  5F140BG30 ,  5F140BH15 ,  5F140BK02 ,  5F140CB04 ,  5F140CB10 ,  5F140CE07