特許

J-GLOBAL ID：200903041322915067

半導体装置の製造方法および薄膜トランジスタの製造方法

発明者： 武田 勝利
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2002-361694
公開番号（公開出願番号）：特開2004-193446
出願日： 2002年12月13日
公開日（公表日）： 2004年07月08日
要約：

【課題】良好な電気的特性を有するとともに製造プロセスの簡略化と低コスト化が可能な半導体装置の製造方法を提供する。【解決手段】この半導体装置の製造方法は、基板1の上に、実質的に不純物を含まないZnOからなる半導体層2を形成する工程と、半導体層2の上に実質的に不純物を含まないZnOからなるゲート絶縁層4を形成する工程とを備えている。【選択図】 図5

請求項（抜粋）：

実質的に不純物を含まないZnOからなる半導体層を形成する工程と、 実質的に不純物を含まないZnOからなる絶縁層を形成する工程とを備える、半導体装置の製造方法。

IPC (4件)：

H01L29/786 ,  H01L21/316 ,  H01L21/336 ,  H01L21/363

FI (9件)：

H01L29/78 618B ,  H01L21/316 Y ,  H01L21/363 ,  H01L29/78 617T ,  H01L29/78 618A ,  H01L29/78 617V ,  H01L29/78 616V ,  H01L29/78 627B ,  H01L29/78 617M

Fターム (38件)：

5F058BB07 ,  5F058BC03 ,  5F058BC20 ,  5F058BF14 ,  5F058BF37 ,  5F058BF39 ,  5F058BJ10 ,  5F103AA08 ,  5F103BB22 ,  5F103BB23 ,  5F103DD30 ,  5F103LL13 ,  5F103NN04 ,  5F103NN05 ,  5F103RR08 ,  5F110AA16 ,  5F110AA30 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD04 ,  5F110EE08 ,  5F110EE11 ,  5F110EE44 ,  5F110FF01 ,  5F110FF05 ,  5F110FF28 ,  5F110GG04 ,  5F110GG06 ,  5F110GG24 ,  5F110GG43 ,  5F110HK08 ,  5F110HK17 ,  5F110HM02 ,  5F110HM15 ,  5F110QQ09