特許
J-GLOBAL ID：200903041330463027
半導体慣性センサの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
須田 正義
公報種別：公開公報
出願番号（国際出願番号）：特願平9-060821
公開番号（公開出願番号）：特開平10-256568
出願日： 1997年03月14日
公開日（公表日）： 1998年09月25日
要約：
【要約】【課題】 ウェーハのレーザ加工が不要で大量生産に適し、低コストで寄生容量が低く、電極間ギャップ形成精度に優れた半導体慣性センサを得る。【解決手段】 第1膜21が形成された第1シリコンウェーハ20に第2シリコンウェーハ22を貼り合わせ、第1シリコンウェーハを研磨して単結晶シリコン層31を形成し、この単結晶シリコン層に第2膜23を介して第3シリコンウェーハ24を貼り合わせて所定の厚さに研磨する。第3膜26を形成し第2膜をエッチストップ層として第3シリコンウェーハの所定部分をエッチング除去し、第2膜及び第3膜をエッチング除去して単結晶シリコン層の下面に膜32,32を介してスペーサ層33を形成する。このような構造体をガラス基板に接合し、単結晶シリコン層を選択的にエッチング除去し、可動電極36と一対の固定電極37,38を形成して半導体慣性センサ30を得る。
請求項（抜粋）：
シリコンを浸食せずにエッチング可能な第1膜(21)が表面に形成された第1シリコンウェーハ(20)の前記第1膜(21)上に第2シリコンウェーハ(22)を貼り合わせる工程と、前記第1シリコンウェーハ(20)を所定の厚さに研磨して単結晶シリコン層(31)を形成する工程と、研磨された前記単結晶シリコン層(31)にシリコンを浸食せずにエッチング可能な第2膜(23)が表面に形成された第3シリコンウェーハ(24)を前記第2膜(23)を介して貼り合わせる工程と、前記第3シリコンウェーハ(24)を所定の厚さに研磨した後シリコンを浸食せずにエッチング可能な第3膜(26)を前記第2シリコンウェーハ(22)及び研磨された第3シリコンウェーハ(24)に形成する工程と、前記研磨された第3シリコンウェーハ(24)上の前記第3膜(26)の所定の部分をエッチングし前記第2膜(23)をエッチストップ層として前記第3シリコンウェーハ(24)の所定部分をエッチング除去する工程と、露出した前記第2膜(23)及び残存する第3膜(26)をエッチング除去することにより前記単結晶シリコン層(31)の下面に膜(32,32)を介して単結晶シリコンからなるスペーサ層(33)を形成する工程と、前記第2シリコンウェーハ(22)と前記単結晶シリコン層(31)と前記スペーサ層(33)を備える構造体(34)を前記スペーサ層(33)がガラス基板(10)に対向するようにガラス基板(10)に接合する工程と、前記第2シリコンウェーハ(22)を前記第1膜(21)をエッチストップ層としてエッチング除去する工程と、前記第1膜(21)を除去して前記単結晶シリコン層(31)を露出させた後、前記単結晶シリコン層(31)を選択的にエッチング除去して単結晶シリコンからなる可動電極(36)と前記可動電極(36)の両側に単結晶シリコンからなる一対の固定電極(37,38)を形成することにより前記一対の固定電極(37,38)に挟まれて設けられた可動電極(36)を有する半導体慣性センサ(30)を得る工程とを含む半導体慣性センサの製造方法。
IPC (4件)：
H01L 29/84
, G01C 19/56
, G01P 9/04
, G01P 15/125
H01L 29/84 Z
, G01C 19/56
, G01P 9/04
, G01P 15/125
