特許
J-GLOBAL ID：200903041339899138
差動増幅器
発明者：
出願人/特許権者：
代理人 (7件)：
志賀 正武
, 高橋 詔男
, 渡邊 隆
, 青山 正和
, 鈴木 三義
, 西 和哉
, 村山 靖彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-316548
公開番号（公開出願番号）：特開2007-124498
出願日： 2005年10月31日
公開日（公表日）： 2007年05月17日
要約：
【課題】差動増幅ICの入力オフセット電圧の温度変化によって発生する増幅信号電圧の誤差を低減することを目的とする。【解決手段】演算増幅器と、第1の抵抗素子と、第2の抵抗素子と、第3の抵抗素子と、第4の抵抗素子と、正入力端子と、負入力端子と、正出力端子と、負出力端子とを有し、正入力端子と負入力端子との間に被増幅信号が入力され、正入力端子とアース間にコモンモード電圧源が接続されることによって差動増幅処理を行い、正出力端子から増幅信号を出力する差動増幅器であって、前記コモンモード電圧源から出力されるコモンモード電圧を検出する電圧検出手段と、コモンモード電圧が所定の閾値より小さい場合に、前記演算増幅器の出力端子に電流を注入もしくは前記出力端子から電流を抽出する電流調節手段とを具備する。【選択図】図1
請求項（抜粋）：
演算増幅器と、一端が前記演算増幅器の正相入力端子と接続され他端が正入力端子と接続された第1の抵抗素子と、一端が前記第1の抵抗素子の一端と接続され他端がアースされた負出力端子と接続された第2の抵抗素子と、一端が前記演算増幅器の逆相入力端子と接続され他端が負入力端子と接続された第3の抵抗素子と、一端が前記第3の抵抗素子の一端と接続され他端が正出力端子及び演算増幅器の出力端子と接続された第4の抵抗素子とを有し、前記正入力端子と負入力端子との間に被増幅信号が入力されることによって差動増幅処理を行い、前記正出力端子から増幅信号を出力する差動増幅器であって、
前記正入力端子とアース間のコモンモード電圧を検出する電圧検出手段と、
当該電圧検出手段にて検出されたコモンモード電圧が所定の閾値より小さい場合に、前記演算増幅器の出力端子に電流を注入もしくは前記出力端子から電流を抽出する電流調節手段と
を具備することを特徴とする差動増幅器。
IPC (2件)：
FI (2件)：
Fターム (13件)：
5J500AA03
, 5J500AA12
, 5J500AC12
, 5J500AC13
, 5J500AF05
, 5J500AF20
, 5J500AH02
, 5J500AH25
, 5J500AK02
, 5J500AM08
, 5J500AS15
, 5J500AT02
, 5J500NH23
