特許
J-GLOBAL ID：200903041374579251
液晶表示装置用薄膜トランジスタ基板及びその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小野 由己男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-302953
公開番号（公開出願番号）：特開2001-166338
出願日： 2000年10月02日
公開日（公表日）： 2001年06月22日
要約：
【要約】【課題】 誤整列を少なくすることができると共に開口率を確保することができる液晶表示装置用薄膜トランジスタ基板及びその製造方法を提供する。【解決手段】 絶縁基板の上には画面表示部に画素に対応した開口部を有する網形態のブラックマトリックスと赤、緑、青のカラーフィルターと、絶縁膜と、ゲート配線と、半導体層及び抵抗性接触層とを備えており、ゲート絶縁膜の上にはゲート線と交差して画素を定義するデータ線、データ線と連結されているソース電極及びソース電極と分離されてゲート電極を中心にソース電極と対向するドレーン電極を含むデータ配線が形成され、データ配線の上部にはドレーン電極を露出させる接触孔を有する保護膜が形成され、接触孔を通じてドレーン電極と連結されている画素電極が形成されている。
請求項（抜粋）：
画面表示部、前記画面表示部周囲の周辺部及び前記画面表示部及び前記周辺部を除いた外郭部を含む絶縁基板と、前記絶縁基板の画面表示部の上に、マトリックス形態の画素に開口部を有し網形態で形成されているブラックマトリックスと、前記基板の上部の画素に形成されている赤、緑、青のカラーフィルターと、前記ブラックマトリックス及び前記カラーフィルターを覆う絶縁膜と、前記絶縁膜の上部に形成されており、横方向にのびているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線と、前記絶縁膜の上部に形成されて前記ゲート配線を覆っているゲート絶縁膜と、前記ゲート絶縁膜の上部に形成されている半導体層パターンと、互いに分離されて前記半導体層パターンの上部に形成されているソース電極及びドレーン電極と、前記ソース電極と連結されており前記ゲート線と交差して前記画素を定義するデータ線とを含むデータ配線と、前記データ配線を覆っており、前記ドレーン電極を露出させる第1接触孔を有する保護膜と、前記第1接触孔を通じて前記ドレーン電極と連結されている画素電極を含む画素配線とを含む液晶表示装置用薄膜トランジスタ基板。
IPC (7件)：
G02F 1/1368
, G02B 5/00
, G02B 5/20 101
, G02F 1/1335 505
, G09F 9/30 338
, G09F 9/30 349
, G09F 9/30
G02B 5/00 B
, G02B 5/20 101
, G02F 1/1335 505
, G09F 9/30 338
, G09F 9/30 349 B
, G09F 9/30 349 C
, G02F 1/136 500
