特許

J-GLOBAL ID：200903041380944891

集積された半導体デバイスを有するMRAM

発明者： サイード・テラーニ ,  ジング・シー
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 本城 雅則 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-361340
公開番号（公開出願番号）：特開2001-203332
出願日： 2000年11月28日
公開日（公表日）： 2001年07月27日
要約：

【要約】【課題】 アクティブ・デバイスをメモリ要素内に集積することによって、メモリ要素が簡素化され、メモリのコストを削減し、チップの密度が増大する。【構成】 磁気メモリ・セル(10)は、p-n接合またはショットキー接合のいずれかにより形成される、第1強磁性体層(11)と第2強磁性体層(13)との間に位置する半導体層(12)を有する。反強磁性体層(34)は、第2強磁性体層内に磁化ベクトルを固定するために、第2強磁性体層とデジット線(35)との間に位置する。第2の実施例において、ゲート接触(37)は、半導体層を通して電子の流れを制御するために、半導体材料の層から離れて位置する。

請求項（抜粋）：

第1強磁性体層(11)と、第2強磁性体層(13)と、前記第1強磁性体層と前記第2強磁性体層との間に位置する半導体層(12)と、から構成されることを特徴とする磁気メモリ・セル(30)。

IPC (4件)：

H01L 27/105 ,  G11C 11/14 ,  G11C 11/15 ,  H01L 43/08

FI (6件)：

G11C 11/14 A ,  G11C 11/14 Z ,  G11C 11/15 ,  H01L 43/08 Z ,  H01L 43/08 S ,  H01L 27/10 447