特許

J-GLOBAL ID：200903041428590701

半導体装置及びその製造方法

発明者： 久保田 剛 ,  松井 嘉孝 ,  北村 敏彦 ,  間瀬 康一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平8-344732
公開番号（公開出願番号）：特開平10-189497
出願日： 1996年12月25日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】埋め込み配線の形成方法において、ダイシングライン領域に配線材料が埋めこまれた状態でダイシングを行うとダイシングブレードの寿命を著しく下げてしまうという問題を解決する事を目的とする。【解決手段】絶縁膜に対する埋め込み配線用の溝形成時若しくは埋め込み配線の下層の接続孔形成時に、ダイシングライン領域に微小なスペース部を有する擬似パターンを形成するものであり、工程数を増加させずに問題を回避する。

請求項（抜粋）：

半導体素子が形成された本体領域と前記本体領域に隣接して設けられたダイシング領域とを有する半導体装置において、前記ダイシング領域には微小なスペース部を有する擬似パターンが設けられた絶縁膜が形成されている事を特徴とする半導体装置。

IPC (2件)：

H01L 21/301 ,  H01L 21/3205

FI (2件)：

H01L 21/78 L ,  H01L 21/88 Z