特許

J-GLOBAL ID：200903041467143879

半導体スイッチング回路

発明者： 市川 浩司 ,  平野 哲夫 ,  石原 秀昭
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-041643
公開番号（公開出願番号）：特開平5-243944
出願日： 1992年02月27日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】 プロセス上の加工誤差の影響を受けることなくフィードスルーノイズを低減することができる半導体スイッチング回路を提供することにある。【構成】 アナログスイッチ2はMOSトランジスタ2a,2bにて構成され、補償用スイッチ3はMOSトランジスタ3aにて構成されている。アナログスイッチ2においては、MOSトランジスタ2a,2bに共通するドレイン拡散領域6上に互いに相反する方向から一部が重なるようにゲート電極14が配置されている。そして、アナログスイッチ2への駆動信号に対して反転した信号が補償用スイッチ3に送出されて、アナログスイッチ2に発生するフィードスルーノイズが相殺される。

請求項（抜粋）：

MISトランジスタにて構成されるアナログスイッチと、MISトランジスタにて構成される補償用スイッチとを備え、前記アナログスイッチへの駆動信号に対して反転した信号を補償用スイッチに送出して、アナログスイッチに発生するフィードスルーノイズを相殺するようにした半導体スイッチング回路において、前記補償用スイッチでの1つのMISトランジスタに対し前記アナログスイッチでのMISトランジスタを2つ用意するとともに、当該アナログスイッチでの両MISトランジスタのゲート電極をドレイン拡散領域上に互いに相反する方向から一部重なるように配置したことを特徴とする半導体スイッチング回路。

IPC (3件)：

H03K 17/687 ,  H01L 29/784 ,  H03H 19/00

FI (2件)：

H03K 17/687 G ,  H01L 29/78 301 G

引用特許：

審査官引用 (3件)

• 特開昭60-207756
  
• 特開昭58-170119
  
• 特公昭58-022307