特許

J-GLOBAL ID：200903041471473735

半導体装置の電極形成方法

発明者： 末廣 晴彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-287615
公開番号（公開出願番号）：特開平8-148508
出願日： 1994年11月22日
公開日（公表日）： 1996年06月07日
要約：

【要約】【目的】 半導体装置の電極形成方法に関し、電極の材料を選ぶことなく、セルフ・アライメント的にT型電極を形成できるようにする。【構成】 半導体基板21上にSi3 N4 膜22とSiO2 膜23を形成し、電極コンタクト窓を形成する為の開口をもつレジスト膜をSiO2 膜23上に形成し、レジスト膜をマスクにSiO2 膜23とSi3 N4 膜22に開口を形成し、SiO2 膜23に形成された開口を選択的に拡大し、レジスト膜を除去してからSiO2 膜23に形成された開口の影響に依る凹所が生成される範囲の厚さでWSi膜を形成し、WSi膜に於ける凹所を埋め且つ表面を平坦化するレジスト膜26を形成し、WSi膜の表面一部が露出し且つ凹所を埋めるレジスト膜26のみが残る程度にレジスト膜26のエッチ・バックを行い、凹所を埋めるレジスト膜26をマスクにWSi膜をエッチングしてT型ゲート電極25Gを形成する。

請求項（抜粋）：

半導体基板上に第一の絶縁膜及び第一の絶縁膜とはエッチング・レートを異にする第二の絶縁膜を形成する工程と、次いで、電極コンタクト窓を形成する為の開口をもつレジスト膜を第二の絶縁膜上に形成する工程と、次いで、前記レジスト膜をマスクに第二の絶縁膜及び第一の絶縁膜のエッチングを行って開口を形成する工程と、次いで、第二の絶縁膜に形成された開口のみを選択的に拡大する為のエッチングを行う工程と、次いで、前記レジスト膜を除去してから第二の絶縁膜に形成された前記開口の影響に依る凹所が生成される範囲の厚さで電極材料膜を形成する工程と、次いで、前記電極材料膜に於ける凹所を埋め且つ表面を平坦化する平坦化膜を形成する工程と、次いで、前記電極材料膜の表面一部が露出すると共に前記凹所を埋める平坦化膜のみが残る程度に前記平坦化膜のエッチ・バックを行う工程と、次いで、前記凹所を埋める平坦化膜をマスクとして前記電極材料膜のエッチングを行ってT型電極を形成する工程とが含まれてなることを特徴とする半導体装置の電極形成方法。

IPC (4件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 29/778

FI (2件)：

H01L 29/80 F ,  H01L 29/80 H