特許
J-GLOBAL ID：200903041480013356
情報処理装置および主記憶装置のアクセス制御方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平5-037136
公開番号（公開出願番号）：特開平6-250933
出願日： 1993年02月26日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】情報処理装置の主記憶装置の不良メモリをキャッシュ記憶装置で交替させることにより、経済的に不良箇所のメモリバックアップを行う。【構成】中央処理装置1と主記憶装置2とキャッシュ記憶装置3とを備えてなる情報処理装置において、キャッシュ記憶装置3に、主記憶装置2の不良箇所を示すタグ情報を少なくとも1個以上蓄えるタグ情報記憶部(11a〜11d)と、このタグ情報記憶部に対応するデータ記憶部(12a〜12d)とを備え、中央処理装置1がメモリアクセス時のアドレスが不良タグ情報と一致する場合、主記憶装置1へのメモリアクセスを実行せず、タグ情報記憶部に対応して用意されたデータ記憶部にメモリアクセスを行う。
請求項（抜粋）：
中央処理装置と主記憶装置とキャッシュ記憶装置とを備えてなる情報処理装置において、前記キャッシュ記憶装置に、前記主記憶装置の不良箇所を示すタグ情報を少なくとも1個以上蓄えるタグ情報記憶部と、このタグ情報記憶部に対応するデータ記憶部とを備え、メモリアクセス要求時のアドレスが前記タグ情報と一致する場合、前記主記憶装置へのメモリアクセスを実行せず、前記タグ情報記憶部に対応して用意されたデータ記憶部にメモリアクセスを行うことを特徴とする情報処理装置
IPC (3件)：
G06F 12/16 310
, G06F 11/16 310
, G06F 12/08
