SRAMメモリバツクアツプ回路

発明者：
出願人/特許権者：
代理人 (1件)：早瀬憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-185293
公開番号（公開出願番号）：特開平5-006673
出願日： 1991年06月28日
公開日（公表日）： 1993年01月14日
要約：

【要約】【目的】電源電圧異常時にメモリのデータを保護するバックアップ回路をIC本体に内蔵し、データの保護及び高集積化,コストダウンを目的とする。【構成】 IC本体18に内蔵され、クロック発生回路1から定期的に伝達されるデータにより、定期的に定電圧源2と電源電圧10とを比較増幅器3により比較し、その出力をラッチ回路4により保持し、該ラッチ回路4の出力により切換回路28を制御してメモリ部27をスタンバイ状態とし、上記ラッチ回路4の出力により切換回路29を制御して上記回路4及び警告信号発生回路5の電源系をバックアップ電源6に切換え、上記警告信号発生回路5により外部へ異常警告するようにしたので、メモリデータの保護及び外部に設置する素子の低減による低コスト化及び高集積化することができる。

請求項（抜粋）：

電源電圧の変動及び遮断等によるメモリデータの消去を防止するSRAMメモリバックアップ回路において、SRAMメモリを搭載したIC本体に内蔵され、メモリを保持可能なレベル値に設定された定電圧源と、上記電源電圧と上記定電圧源の電圧とを比較する比較手段と、該比較手段の出力信号により電源電圧の異常を感知する電源電圧異常感知手段と、該電源電圧異常感知手段の出力信号により上記ICの内部をスタンバイ状態に切換える第1の切換え手段と、上記定電圧源,比較手段及び電源電圧異常感知手段を定期的に動作させるためのクロック信号を生成するクロック信号生成手段とを備えたことを特徴とするSRAMメモリバックアップ回路。

前のページに戻る