特許
J-GLOBAL ID：200903041509147080
4値レベル入力バッファ回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-213083
公開番号（公開出願番号）：特開2000-049592
出願日： 1998年07月28日
公開日（公表日）： 2000年02月18日
要約：
【要約】【課題】回路の素子数を低減した4値レベル入力バッファ回路を提供する。【解決手段】VDDおよびGND間に抵抗素子R1、R2、R3が直列接続され、抵抗素子R3に可変制御手段となるnチャネル型MOSトランジスタ5が並列接続され、抵抗素子R1、R2の直列接続点を3/4VDDおよび1/4VDDの共用出力接点N1とした基準電圧発生部2aと、4値レベル信号の入力端子1に入力端が接続され出力端が出力端子7およびnチャネル型MOSトランジスタ5のゲート電極にそれぞれ接続されるインバータ3と、(+)入力端が4値レベル信号の入力端子1に接続され(-)入力端が共用出力接点N1に接続され、出力端が出力端子7に接続されたコンパレータ4aとから構成され、入力電圧に応じてコンパレータの基準電圧を3/4VDDまたは1/4VDDに切替えできる。
請求項（抜粋）：
電源電位および接地電位間の電位を4分圧し上位から順に第1基準電位と第2基準電位と第3基準電位とを個別に出力し、前記電源電位および接地電位間の任意の4電位が合成された4値レベル信号を基準電位で識別してそれぞれデジタル信号に変換出力し、これら変換出力された複数のデジタル信号を2ビットのデジタル信号にデコードして内部回路へ出力する4値レベル入力バッファ回路において、予め定める所定の1ビットデジタル信号に応答して前記第1基準電位を前記第3基準電位にレベル変位させる可変制御手段をもつ基準電圧発生手段と、前記4値レベル信号を直接入力し前記第2基準電位と同電位で識別するとともに前記2ビットのうちの一方の1ビットデジタル信号として前記可変制御手段および前記内部回路へ出力する第1レベル判定手段と、前記可変制御手段で制御された前記第1基準電位および前記第3基準電位に応答して前記4値レベル信号を識別しシリアル状態で前記2ビットのうちの他方の1ビットデジタル信号として前記内部回路へ出力する第2レベル判定手段とを有することを特徴とする4値レベル入力バッファ回路。
Fターム (10件)：
5J042AA10
, 5J042BA13
, 5J042CA07
, 5J042CA08
, 5J042CA18
, 5J042CA22
, 5J042CA25
, 5J042CA27
, 5J042CA28
, 5J042DA01
