特許

J-GLOBAL ID：200903041510223598

歪シリコン電界効果トランジスタ及びその製造方法

発明者： 黒部 篤 ,  高木 信一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-238755
公開番号（公開出願番号）：特開平9-082944
出願日： 1995年09月18日
公開日（公表日）： 1997年03月28日
要約：

【要約】【課題】埋め込み型歪シリコン電界効果トランジスタの高電界特性の向上を図る。【構成】シリコン基板(11)上に、SiGeバッファー層(13,14)、歪シリコン活性層(15)、Si系化合物半導体中間層(16)を有し、中間層(16)にゲート構造(19,20)が設けられている。バッファー層(14)はシリコン活性層に格子緩和を伴って接し、かつ中間層(16)は電子の波動関数の広がりよりも小さな厚さを有する。

請求項（抜粋）：

シリコン基板上に、格子緩和バッファー層、シリコン活性層、Si系化合物半導体中間層を有し、該中間層にゲート構造が設けられた埋め込み型歪シリコン電界効果トランジスタにおいて、前記バッファー層は前記シリコン活性層に格子緩和を伴って接し、該活性層は内部歪を有し、前記中間層は電子の波動関数の広がりよりも小さな厚さを有することを特徴とする埋め込み型歪シリコン電界効果トランジスタ。