特許

J-GLOBAL ID：200903041529422168

半導体装置

発明者： 佐野 征吾
出願人/特許権者： 富士通株式会社 ,  富士通カンタムデバイス株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-342827
公開番号（公開出願番号）：特開平5-183161
出願日： 1991年12月25日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】 マイクロ波通信に使用される電力用FET等の1電源化を実現できる半導体装置に関し、抵抗体を形成する工程を単純化し、また、ドレイン電流を複数の単位ソース電極に分散することによって小電力容量の抵抗体によって電力用FETの1電源化を実現する。【構成】 半導体基板に形成された電界効果トランジスタ(FET)のソース電極1の延長部が一部除去されて回路が断たれており、この回路が断たれた部分に1電源方式によってゲートバイアス電圧を与えるための抵抗体4を形成する。また、この場合、ソース電極を複数の単位ソース電極1によって構成し、単位ソース電極1の各々に抵抗体4を形成して、ドレイン電流を各単位ソース電極1に分散することによって、小電力容量の抵抗体であっても、発熱によって焼失しないようにする。

請求項（抜粋）：

半導体基板に形成された電界効果トランジスタ(FET)のソース電極延長部が一部除去されて回路が断たれており、該回路が断たれた部分に1電源方式によってゲートバイアス電圧を与えるための抵抗体が形成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/784 ,  H03F 3/193 ,  H03F 3/60

引用特許：

審査官引用 (3件)

• 特開平2-310934
  
• 特開昭60-158671
  
• 特開平2-034969