特許

J-GLOBAL ID：200903041535046607

マイクロコンピュータ

発明者： 石崎 徳彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-235782
公開番号（公開出願番号）：特開平6-083765
出願日： 1992年09月03日
公開日（公表日）： 1994年03月25日
要約：

【要約】【目的】バスサイジング機能に使用するバス幅指定端子を他の機能に使用する端子と兼用可能にし、しかもタイミング設計が容易なバスサイジング機能を内蔵したマイクロコンピュータを提供する。【構成】RST9の初期化信号の解除後、マイクロコンピュータ1aはバス指定フラグ26の設定命令を含むAD2,AD3に入力するプログラムを実行し、CPU23はRAM16のアドレス領域に対応するバス幅指定フラグ26のビットを指定してバス幅を8又は16ビットに設定し、ROM15,RAM16へのアクセスが発生するとアクセスするアドレスを内部バス24に出力する。バス幅判定回路27はバス上のアドレスとバス幅指定フログ26のフラグの状態からバス情報を生成してバス制御回路25に出力する。バス制御回路25はバス情報に応じてAD2,AD3,ASTB4,RD5,LWR6,HWR7のタイミングと入出力を制御する。

請求項（抜粋）：

外部メモリに対するアクセス手段の一部としてデータバス端子と、初期化信号を入力する初期化端子とを備えたマイクロコンピュータにおいて、前記メモリを配置するアドレス空間を複数の領域に分割し、それぞれの領域に対して前記データバス端子上の語長を定める複数のフラグと、アクセスしようとする前記メモリのアドレス及び前記複数のフラグの状態に応じて前記データバス端子上の語長を選択する手段とを含んで構成したことを特徴とするマイクロコンピュータ。

IPC (3件)：

G06F 13/36 320 ,  G06F 13/16 520 ,  G06F 15/78 510

引用特許：

審査官引用 (3件)

• 特開平4-238589
  
• 特開平1-098054
  
• 特開平4-225457