特許

J-GLOBAL ID：200903041546960122

半導体集積回路装置およびその製造方法

発明者： 青木 英雄
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-230423
公開番号（公開出願番号）：特開2001-053151
出願日： 1999年08月17日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】 所望の形状を有するデュアルダマシン配線を得ると同時に、配線間容量の増加を抑えることのできる技術を提供することにある。【解決手段】 上層配線M2 と下層配線M1 との間にエッチングストッパ層として設けられる窒化シリコン膜6の厚さを約50nm程度とすることにより、配線間容量の増加を抑えることができる。さらに、窒化シリコン膜6の上層には、窒化シリコン膜6に対してエッチング選択比の高い第1TEOS酸化膜7を設けることにより、窒化シリコン膜6がエッチングスットパ層として有効に機能するので、所望するエッチング形状が得られる。

請求項（抜粋）：

下層配線の上層に窒化シリコン膜、第1絶縁膜、低誘電率絶縁膜および第2絶縁膜が順次堆積され、前記第2絶縁膜および前記低誘電率絶縁膜の上部に溝パターンが形成され、前記溝パターン内に上層配線が埋め込まれた半導体集積回路装置であって、前記第1絶縁膜は前記窒化シリコン膜に対して10以上のエッチング選択比を有し、前記第1絶縁膜と前記第2絶縁膜とはほぼ同じエッチング速度を有する材料によって構成されることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 21/768 ,  H01L 21/3205

FI (2件)：

H01L 21/90 M ,  H01L 21/88 K

Fターム (58件)：

5F033HH11 ,  5F033HH19 ,  5F033HH21 ,  5F033HH27 ,  5F033HH28 ,  5F033HH30 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ27 ,  5F033JJ28 ,  5F033JJ30 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK08 ,  5F033KK11 ,  5F033KK19 ,  5F033KK21 ,  5F033KK27 ,  5F033KK28 ,  5F033KK30 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033RR04 ,  5F033RR06 ,  5F033RR25 ,  5F033SS01 ,  5F033SS04 ,  5F033SS15 ,  5F033SS21 ,  5F033TT04 ,  5F033WW00 ,  5F033WW02 ,  5F033XX24