特許
J-GLOBAL ID：200903041555542406
検査系列生成方法及び検査系列生成装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-144837
公開番号（公開出願番号）：特開平8-015388
出願日： 1994年06月27日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】 高速に短い検査系列を得る組合せ回路の検査系列方法を提供する。【構成】 論理検証のためにLSI設計者が作成した入力系列で論理シミュレーションを実行し、被検査回路の回路状態の履歴を記憶する処理102と、102で実行した論理シミュレーション結果、すなわち入力系列と被検査回路の回路状態の履歴の関係から状態遷移グラフを生成する処理103と、状態遷移グラフ中に現在時刻のタイムフレームの状態が存在するか否かを判断する処理109と、状態遷移グラフの初期状態から現在時刻のタイムフレームの回路状態までの経路を求めて、その経路中の入力系列の和を状態初期化系列として生成する処理110とを備えた検査系列生成方法である。
請求項（抜粋）：
被検査回路である組合せ回路中の仮定された縮退故障について、当該故障を検査する入力パターンを生成する検査系列生成方法であって、被検査回路の故障表を参照し、未検出でかつ検査系列生成処理が未処理でかつ第3の処理で検査系列生成処理を行わないようにしていない故障の中から任意に1つ目標故障を選択する第1の処理と、前記第1の処理で選択した目標故障の影響を前記被検査回路の任意の外部出力ピンに伝搬するための検査入力パターンを生成し、前記目標故障の伝搬に関係しない外部入力ピンの論理値をドントケアのままにしておく第2の処理と、前記第2の処理で生成したドントケアを含んだ前記目標故障を検査する検査入力パターンで故障シミュレーションを実行し、前記被検査回路の任意の外部出力ピンで検出可能な任意の故障を前記第2の処理である検査系列生成処理を行なわないように前記故障表を変更する第3の処理とを備えた検査系列生成方法。
IPC (2件)：
G01R 31/3183
, G06F 11/22 330
