特許
J-GLOBAL ID：200903041588869559
監視制御装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
石井 紀男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-151209
公開番号（公開出願番号）：特開平6-343235
出願日： 1993年05月28日
公開日（公表日）： 1994年12月13日
要約：
【要約】【目的】 監視制御装置において、親時計装置と各監視制御装置内の時刻を合せるようにした。【構成】 1台の親時計装置からの時刻データを用いて、複数の内部時計を校正し、時刻同期を行なう監視制御装置において、親時計装置は、時刻同期を行なうための時刻データを出力する時刻データ出力部と、予め設定可能な毎正時刻に対して同じく予め設定可能な一定時間遅れて動作する時刻同期用校正パルス信号を、前記時刻データに同期して出力する時刻同期用校正パルス信号出力部を備えると共に、複数の監視制御装置は、各々前記親時計装置から送られてくる時刻データを入力する時刻データ入力部と、これにより得られた時刻データを、前記時刻同期用校正パルス信号に基づいて割込み入力処理するマイクロプロセッサ部と、前記割込み入力処理によって校正される内部時計を備えた。
請求項（抜粋）：
1台の親時計装置からの時刻データを用いて、複数の内部時計を校正し、時刻同期を行なう監視制御装置において、親時計装置は、時刻同期を行なうための時刻データを出力する時刻データ出力部と、予め設定可能な毎正時刻に対して同じく予め設定可能な一定時間遅れて動作する時刻同期用校正パルス信号を、前記時刻データに同期して出力する時刻同期用校正パルス信号出力部を備えると共に、複数の監視制御装置は、各々前記親時計装置から送られてくる時刻データを入力する時刻データ入力部と、これにより得られた時刻データを、前記時刻同期用校正パルス信号に基づいて割込み入力処理するマイクロプロセッサ部と、前記割込み入力処理によって校正される内部時計を備えたことを特徴とする監視制御装置。
IPC (3件)：
H02J 13/00 301
, G06F 15/16 330
, H04Q 9/04
