特許

J-GLOBAL ID：200903041596428308

データ処理装置およびデータ処理方法

発明者： 奥田 拓史 ,  青山 幸治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願平10-358807
公開番号（公開出願番号）：特開2000-182037
出願日： 1998年12月17日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 画像を効率的に処理して、補間による拡大を行う。【解決手段】 SIMD型プロセッサ3は、2系統のスキップレジスタ群211および212と、2系統の入力SAM(Serial Access Memory)部221および222を有している。そして、スキップレジスタ群211または212を構成するスキップレジスタは、入力SAM部221または222それぞれの対応する入力SAMセル(図示せず)に対して、データの記憶をスキップするかどうかを指示するフラグを記憶するようになされており、これにより、入力SAM部221または222それぞれについて、独立に、スキップを行うかどうかの設定を行うことができるようになされている。

請求項（抜粋）：

複数のプロセッサを有し、その複数のプロセッサに、単一の命令で複数のデータ処理を並列に行わせるデータ処理装置であって、入力された入力データを一時記憶する複数の記憶単位を有する複数系統の入力データ記憶手段と、前記複数系統の入力データ記憶手段が有する前記記憶単位に対して、入力データの記憶をスキップするかどうかをそれぞれ指示する複数の指示手段と、前記入力データ記憶手段に記憶された入力データを処理し、その処理結果としての出力データを出力する処理手段と、前記出力データを一時記憶する複数の記憶単位を有する複数系統の出力データ記憶手段とを備えることを特徴とするデータ処理装置。

IPC (6件)：

G06T 1/20 ,  G06F 15/16 610 ,  G06T 3/40 ,  G06F 15/80 ,  H04N 5/262 ,  H04N 7/01

FI (6件)：

G06F 15/66 K ,  G06F 15/16 610 A ,  G06F 15/80 ,  H04N 5/262 ,  H04N 7/01 C ,  G06F 15/66 355 C

Fターム (32件)：

5B045AA01 ,  5B045GG14 ,  5B057CA01 ,  5B057CA08 ,  5B057CA12 ,  5B057CA16 ,  5B057CB01 ,  5B057CB08 ,  5B057CB12 ,  5B057CB16 ,  5B057CC01 ,  5B057CD05 ,  5B057CD06 ,  5B057CE06 ,  5B057CH04 ,  5B057CH09 ,  5C023AA02 ,  5C023AA21 ,  5C023AA40 ,  5C023DA04 ,  5C023EA02 ,  5C023EA03 ,  5C023EA05 ,  5C023EA06 ,  5C023EA10 ,  5C063AA02 ,  5C063AA03 ,  5C063AA11 ,  5C063AB03 ,  5C063CA16 ,  5C063CA25 ,  5C063CA40