特許

J-GLOBAL ID：200903041635751723

絶縁分離構造を有する半導体基板及び、その製造方法

発明者： 松井 正樹 ,  山下 和也
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-148851
公開番号（公開出願番号）：特開平9-008120
出願日： 1995年06月15日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】 本発明は、選択研磨処理で発生した加工歪みが除去された表面のマイクロラフネスの小さな均一な厚さの素子形成領域を有する絶縁分離構造の半導体基板及び、その製造方法を提供することを目的とする。【構成】 半導体膜又は導電体膜からなる介在層4を絶縁体膜3,5で挟み形成した絶縁層を介在させて2つの半導体基板1,7を貼り合わせ、研削・研磨により半導体基板の最上面に露出した絶縁体膜3を素子形成領域8形成の研磨時のストッパとして機能させ選択研磨する。不要となったストッパは介在層4をストッパとした化学的エッチングで除去し、次の絶縁体膜5を新たなストッパとして機能させ、介在層4の除去と選択研磨により生じた素子形成領域の加工歪み層の除去を、目的とした仕上げ研磨を行い、結晶欠陥が少なく、表面のマイクロラフネスが小さな均一の厚さの素子形成領域を有する絶縁分離構造の半導体基板及び、その製造方法を提供する。

請求項（抜粋）：

第1半導体基板から形成される結晶欠陥が少なく、且つマイクロラフネスの小さな表面を有する複数の素子形成領域と、前記素子形成領域の表面以外の領域を包囲するように形成する第1絶縁層と、前記素子形成領域の表面と同一面の前記第1絶縁層の表面以外の領域を包囲するように、導電体若しくは半導体からなる介在層を挟み形成する第2絶縁層と、前記第2絶縁層を絶縁体若しくは半導体からなる接合層を介して、一方の面上に形成する第2半導体基板と、で構成される絶縁分離基板において、前記第1半導体基板と前記第2半導体基板とで、前記第1絶縁層及び前記介在層及び前記第2絶縁層及び前記接合層を挟んで貼り合わせ、前記素子形成領域を形成する際に、前記第1半導体基板を第1絶縁層と接しない面側から研削・研磨し、素子形成領域外に形成された第1絶縁層の全表面を露出させて前記素子形成領域及び素子形成領域外に形成された第1絶縁層を同一面に研磨する際の第1のストッパとして機能する前記素子形成領域外に形成された第1絶縁層と、第1のストッパとして機能した前記素子形成領域外に形成された第1絶縁層を化学的エッチングにより除去する際に、第2ストッパとして機能する素子形成領域外に形成された介在層と、前記素子形成領域外に形成された第2絶縁層の表面を露出させて前記素子形成領域及び前記素子形成領域外に形成された介在層を、前記素子形成領域及び前記素子形成領域外に形成された第2絶縁層を同一面に研磨する際の第3のストッパとして機能する前記素子形成領域外に形成された第2絶縁層と、を具備することを特徴とする絶縁分離構造を有する半導体基板。

IPC (3件)：

H01L 21/76 ,  H01L 21/3065 ,  H01L 21/3205

FI (3件)：

H01L 21/76 L ,  H01L 21/302 L ,  H01L 21/88 K