特許
J-GLOBAL ID：200903041656979597
微小電子回路構造とその製法
発明者：
,
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-060932
公開番号（公開出願番号）：特開平6-350029
出願日： 1994年03月30日
公開日（公表日）： 1994年12月22日
要約：
【要約】 (修正有)【目的】薄膜容量素子の洩れ電流密度を小さくする。【構成】第1の中位の誘電率を持つ第1の洩れ電流密度を有する材料(例えばチタン酸ストロンチウム32)の第1の薄い誘電体バッファ層と、この層に重なる第2の洩れ電流密度を持つ材料(例えばチタン酸バリウム・ストロンチウム34)の高い誘電率の層と、この高い誘電率の層に重なる第2の中位の誘電率を持つ第3の洩れ電流密度を有する材料(例えばチタン酸ストロンチウム36)の第2の薄い誘電体バッファ層とで構成され、第1及び第3の洩れ電流密度を持つ材料は第2の洩れ電流密度を持つ材料よりも洩れ電流密度が実質的に小さい。第1及び第2の薄い中位の誘電率を持つバッファ層(例えばチタン酸ストロンチウム32,36)が、構造の洩れ電流密度を実質的に制限し、構造に考えられる誘電率の低下は、一般的に構造の洩れ電流が減少することによって補償される。
請求項（抜粋）：
第1の中位の誘電率を持つ第1の洩れ電流密度を持つ材料の第1の薄い誘電体バッファ層を形成し、該第1の薄い誘電体バッファ層の上に第2の洩れ電流密度を持つ材料の高い誘電率の層を形成し、該高い誘電率の層の上に第2の中位の誘電率を持つ第3の洩れ電流密度を持つ材料の第2の薄い誘電体バッファ層を形成する工程を含み、前記第1及び第3の洩れ電流密度を持つ材料は前記第2の洩れ電流密度を持つ材料よりも洩れ電流密度が実質的に低く、この為、前記第1及び第2の薄い誘電体バッファ層が構造の洩れ電流密度を実質的に制限して、構造の誘電率の劣化を控え目に抑えた微小電子回路構造を形成する方法。
IPC (2件)：
H01L 27/04
, H01G 4/06 102
