特許

J-GLOBAL ID：200903041659186547

強誘電体メモリ装置

発明者： 中野 洋 ,  大村 正由
出願人/特許権者： オリンパス光学工業株式会社 ,  シメトリックス・コーポレーション
代理人 (1件)： 鈴江 武彦
公報種別：再公表公報
出願番号（国際出願番号）：JP1995000533
公開番号（公開出願番号）：WO1995-026570
出願日： 1995年03月23日
公開日（公表日）： 1995年10月05日
要約：

【要約】本発明の一態様による強誘電体メモリ装置は、メモリセル部に使用する強誘電体キャパシタが膜厚d、面積S1の分極P1部分と片側電極部しかもたない面積S2の斜め分極P2に対し、P1方向の成分のP2部分とを有し、それらの分極P1とP2との合成ヒステリシス特性がツイスティドヒステリシス特性を有し、該ツイスティドヒステリシス特性のメモリ状態“0”とメモリ状態“1”の2値において、バックスイッチング現象による非破壊読み出しが可能になる。また、本発明の別態様による強誘電体メモリ装置は、ツイスティドヒステリシス特性による少なくとも3個以上の安定な分極値を有する多重ヒステリシス特性を有し、多重ヒステリシス特性に伴なう多値電圧を情報として記憶する強誘電体を電極材料で挟んで形成する強誘電体キャパシタ11と、強誘電体キャパシタ11に直列に接続された誘電体キャパシタ12と、強誘電体キャパシタ11に記憶される多重ヒステリシス特性に伴なう多値電圧情報を読み出す電圧電流変換素子16とで構成される。

請求項（抜粋）：

基板上に形成された導電体膜からなる第1電極と、 前記第1電極上に形成され、情報が書き込まれる強誘電体膜と、 この強誘電体膜上に形成された導電体膜から成る複数の第2電極とを具備し、 前記第1電極と前記第2電極との形成配置関係若しくは、対向する電極面積の大きさのうち、少なくともどちらか一方が異なることを特徴とする強誘電体メモリ装置。

IPC (2件)：

H01L 27/10 ,  H01L 27/451