特許

J-GLOBAL ID：200903041692677009

ダイナミック型RAM

発明者： 鈴木 幸英 ,  検見崎 兼秀 ,  ▲高▼橋 継雄 ,  中村 正行 ,  佐伯 亮 ,  牧村 智佐 ,  小松崎 勝雄 ,  助川 俊一
出願人/特許権者： 株式会社日立製作所 ,  日本テキサス・インスツルメンツ株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平7-201674
公開番号（公開出願番号）：特開平9-036328
出願日： 1995年07月14日
公開日（公表日）： 1997年02月07日
要約：

【要約】【目的】 簡単な構成で製品歩留りの向上を実現したダイナミック型RAMを提供する。【構成】 メインワード線の延長方向に対して分割された長さとされ、かつ、上記メインワード線と交差するビット線方向に対して複数配置され、複数からなるダイナミック型メモリセルが接続されてなるサブワード線を設け、上記メインワード線と直交するように延長され、上記複数のサブワード線の中から1つのサブワード線を選択する選択信号が伝えられる複数からなるサブワード選択線を設け、上記メインワード線の選択信号と上記サブワード選択信号線の選択信号とを受ける論理回路により上記サブワード線の選択信号を形成するとともに、上記メインワード線及びサブワード選択線の非選択状態における電圧レベルを回路の接地電位とする。【効果】 メインワード線と直交する複数からなるサブワード選択線において、絶縁不良が存在してもリーク電流が流れなくできるから直流不良を救済することができる。

請求項（抜粋）：

メインワード線と、かかるメインワード線の延長方向に対して分割された長さとされ、かつ、上記メインワード線と交差するビット線方向に対して複数配置され、複数からなるダイナミック型メモリセルが接続されてなるサブワード線と、上記メインワード線と直交するように延長され、上記複数のサブワード線の中から1つのサブワード線を選択する選択信号が伝えられる複数からなるサブワード選択線と、上記メインワード線の選択信号と上記サブワード選択信号線の選択信号とを受けて上記サブワード線の選択信号を形成する論理回路とを備え、上記メインワード線及びサブワード選択線の非選択状態における電圧レベルを回路の接地電位にしてなることを特徴とするダイナミック型RAM。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 29/00 301

FI (2件)：

H01L 27/10 681 A ,  G11C 29/00 301 A