特許

J-GLOBAL ID：200903041692752434

半導体装置及びその製造方法

発明者： 原田 眞名
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-170872
公開番号（公開出願番号）：特開平5-021706
出願日： 1991年07月11日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 パワーICにおいて、周辺回路と、高耐圧で大容量のパワー素子との設計を独立に行えるようにする。【構成】 単結晶Si基板1b、酸化膜20、単結晶Si基板1aからなるSOI基板において、単結晶Si基板1aの選択的除去により、段差壁面8を形成し、この段差壁面8に厚く酸化膜5を設ける。単結晶Si基板1bのうちその上部に単結晶Si基板1aを有しない能動領域にVDMOS100を、単結晶Si基板1aに薄い酸化膜22を有するMOS101を、それぞれ形成する。【効果】 単結晶Si基板1aの厚さをMOS101の所要厚さに応じて設定できる。酸化膜5は酸化膜22と比較して厚いので、MOS101、VDMOS100の形成時にも破損することがない。

請求項（抜粋）：

第1の単結晶層と該第1の単結晶層上に設けられた第1の絶縁層と該第1の絶縁層上に選択的に設けられた第2の単結晶層とから成るSOI基板を備え、前記第2の単結晶層の端部の段差壁面と、前記第2の単結晶層に設けられた周辺回路と、前記第1の単結晶層のうち上部に前記第2の単結晶層を有しない能動領域に設けられた前記縦型パワー素子と、前記周辺回路に設けられた比較的薄い第2の絶縁層と、前記段差壁面に設けられた比較的厚い絶縁壁とを備えたことを特徴とする半導体装置。

IPC (5件)：

H01L 27/00 301 ,  H01L 27/00 ,  H01L 27/06 ,  H01L 27/12 ,  H01L 29/784

FI (2件)：

H01L 27/06 321 H ,  H01L 29/78 321 C

引用特許：

審査官引用 (4件)

• 特開平2-105565
  
• 特開平1-183145
  
• 特開平1-315159
  
• 特開平2-218159