特許
J-GLOBAL ID：200903041703370300
半導体装置の実装構造体およびその製造方法
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
梶原 辰也
公報種別：公開公報
出願番号（国際出願番号）：特願平9-319127
公開番号（公開出願番号）：特開平11-145379
出願日： 1997年11月05日
公開日（公表日）： 1999年05月28日
要約：
【要約】【課題】 メモリーカードの実装密度を高める。【解決手段】 配線基板30の主面に複数個のペレット10が横並びに配置されてバンプから形成された接続端子部13群によって機械的かつ電気的に接続されており、複数のTCP・IC20が各ペレット10の上にそれぞれ配置されてリフロー半田付けによって形成された半田付け部28に表面実装されている。【効果】 ペレットの上にTCP・ICが重なった状態になるため、メモリーカードの実装密度を倍増できる。TCP・ICの下方空間にペレットが納まった状態になっているため、メモリーカードの全体厚さが厚くなるのを抑制できる。
請求項（抜粋）：
一主面に複数個の電極パッドを形成された半導体ペレットが配線基板にその電極パッド群において機械的かつ電気的に接続されており、この半導体ペレットの他の主面側に半導体装置が配されてこの配線基板に表面実装されていることを特徴とする半導体装置の実装構造体。
IPC (3件)：
H01L 25/10
, H01L 25/11
, H01L 25/18
