特許
J-GLOBAL ID：200903041717131570
三次シグマ-デルタ・アナログ-デジタル変換器回路網
発明者：
出願人/特許権者：
代理人 (1件)：
生沼 徳二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-099818
公開番号（公開出願番号）：特開平6-237176
出願日： 1991年04月05日
公開日（公表日）： 1994年08月23日
要約：
【要約】【目的】 過サンプルされる補間(シグマ-デルタ)アナログ-デジタル変換器回路網の提供。【構成】 この回路網は二次変調器(20)と一次変調器(30)から構成され、上記二次変調器(20)はそのデジタル出力信号とアナログ入力信号間の誤差の2次積分値を形成し、上記一次変調器(30)はそのデジタル出力信号と該二次変調器からこの一次変調器へ供給されるアナログ信号間の誤差の1次積分値を形成する。これら2つの変調器の出力信号はデジタル誤差取消機能を有するデジタル微分器(46)に供給される。この微分器はデシメーションフィルタ(50)に供給される信号内に上記二次変調器内で発生した量子化雑音を抑制する。
請求項（抜粋）：
アナログ入力信号を受けるようにされた第1の積分器と、第2の積分器と、この第2の積分器の出力端子へ結合され、前記第2の積分器からのアナログ出力信号プラス二次微分量子化ノイズ成分に対応する第1のデジタル出力信号へ変換するようにされた第1のアナログ-デジタル変換器とを備える二次変調器であって、前記第1の積分器の出力端子が前記第2の積分器の入力端子へ結合されるように前記第1の積分器と前記第2の積分器は縦続結合され、前記アナログ出力信号は前記第1のデジタル出力信号から前記二次変調器の量子化ノイズを差し引いたものに対応する前記二次変調器と、第3の積分器と、前記第2の積分器の出力端子を前記第3の積分器の入力端子へ結合する手段と、前記第3の積分器の出力端子へ結合され、前記第2の積分器の前記アナログ出力信号を、前記アナログ出力信号プラス一次微分量子化ノイズ成分に対応する第2のデジタル出力信号へ変換する第2のアナログ-デジタル変換器とを備える一次変調器と、前記二次変調器の前記第1のデジタル出力信号と前記一次変調器の前記第2のデジタル出力信号を組み合わせて、前記二次変調器からの量子化ノイズがほとんど無い、前記アナログ入力信号に対応するデジタル出力信号を発生する手段と、を備える三次シグマ-デルタ・アナログ-デジタル変換器回路網。
IPC (2件)：
引用特許：
前のページに戻る
