リソグラフィにおいてダミー充填を用いる最適化されたデカップリングキャパシタ

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：原謙三 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-537776
公開番号（公開出願番号）：特表2003-514391
出願日： 2000年11月02日
公開日（公表日）： 2003年04月15日
要約：

【要約】従来のリソグラフィ充填を用いて、超大規模集積回路(VLSI)のためのデカップリングキャパシタのサイズと充填率とを最適化する方法を開示する。この方法においては、自動的または手動によるリソグラフィの充填パターンの生成を、キャパシタの形成と兼ねさせる。この方法によれば、チップのレイアウトがほぼ完了するときに、全ての残りの空き空間がレイアウトツールによって確認される。最近接の電力供給網が抽出される。空き空間に対して最近接の電力供給網がレイアウトから抽出されると、全ての電力供給装置とその組み合わせとは、適切なキャパシタンスの型を決定する組み合わせ表において並べ替えられる。空き空間には適切なデカップリングキャパシタンスが割り当てられる。本方法によるデカップリングキャパシタは、ノイズを削減する超大規模集積回路の電力供給に適している。

請求項（抜粋）：

半導体回路におけるデカップリングキャパシタの形成方法であって、半導体のリソグラフィの充填パターンを変更する工程と、上記半導体回路における残余の空間を判定する工程と、上記半導体回路における隣接する電力網の配置を判定する工程と、上記の隣接する電力網のそれぞれにおいて、上記充填パターンを用いて上記デカップリングキャパシタを形成するための空間を割り当てる工程とを含んでいることを特徴とする半導体回路におけるデカップリングキャパシタの形成方法。

IPC (6件)：

H01L 21/822 , G06F 17/50 658 , H01L 21/82 , H01L 21/8242 , H01L 27/04 , H01L 27/108

FI (7件)：

G06F 17/50 658 N , H01L 27/04 C , H01L 27/04 A , H01L 21/82 D , H01L 21/82 C , H01L 27/10 625 A , H01L 27/10 621 Z

Fターム (40件)：

5B046AA08 , 5B046BA05 , 5F038AC03 , 5F038AC04 , 5F038AC05 , 5F038AC10 , 5F038AC15 , 5F038AC18 , 5F038BE07 , 5F038BG05 , 5F038BG06 , 5F038CA17 , 5F038CA18 , 5F038CD02 , 5F038CD04 , 5F038DF05 , 5F038EZ09 , 5F038EZ20 , 5F064BB14 , 5F064CC09 , 5F064CC23 , 5F064DD02 , 5F064DD03 , 5F064DD09 , 5F064EE02 , 5F064EE03 , 5F064EE15 , 5F064EE43 , 5F064EE52 , 5F064HH06 , 5F064HH10 , 5F064HH12 , 5F083AD17 , 5F083AD21 , 5F083GA12 , 5F083KA15 , 5F083LA17 , 5F083PR42 , 5F083PR52 , 5F083PR57

引用特許：

審査官引用 (11件)

半導体集積回路およびその設計方法
公報種別：公開公報出願番号：特願平10-001862 出願人：日本電気株式会社
半導体集積回路及び半導体集積回路のレイアウト方法
公報種別：公開公報出願番号：特願平9-042011 出願人：株式会社日立製作所
半導体集積回路
公報種別：公開公報出願番号：特願平9-239921 出願人：株式会社デンソー

全件表示

前のページに戻る