特許
J-GLOBAL ID：200903041742511832
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平8-026598
公開番号（公開出願番号）：特開平8-279601
出願日： 1986年11月14日
公開日（公表日）： 1996年10月22日
要約：
【要約】【目的】欠陥密度が少なくて耐圧が十分大きく、長期信頼性が高く、容量の大きなキャパシタを有する半導体装置の製造方法を提供すること。【構成】キャパシタ下部電極10上に遷移金属酸化物で誘電体膜を構成するキャパシタ絶縁膜を形成する半導体装置の製造方法であって、遷移金属酸化物(酸化タンタル膜3)をキャパシタ下部電極上に堆積してキャパシタ絶縁膜を形成し、キャパシタ下部電極と堆積した遷移金属酸化物との間に堆積遷移酸化物を補う酸化物を形成するために酸化雰囲気中の熱処理を行ない二酸化シリコン膜2を形成し、タングステン電極4からなるキャパシタ上部電極をキャパシタ絶縁膜(酸化タンタル膜3と二酸化シリコン膜2の二層膜からなる誘電体膜)上に形成する半導体装置の製造方法。
請求項（抜粋）：
キャパシタ下部電極上に遷移金属酸化物で誘電体膜を構成するキャパシタ絶縁膜を形成する半導体装置の製造方法であって、TiN、NbN、TaN、タンタル・シリサイド、タングステン・シリサイド、モリブデンシリサイド、チタンシリサイドからなる群から選ばれたキャパシタ下部電極を、半導体基体の所定表面領域上に形成する工程と、遷移金属酸化物を上記キャパシタ下部電極上に堆積してキャパシタ絶縁膜を形成する工程と、上記キャパシタ下部電極と上記堆積した遷移金属酸化物との間に上記堆積遷移酸化物を補う酸化物を形成するための酸化雰囲気中の熱処理を行なう工程と、導電性膜からなるキャパシタ上部電極を上記キャパシタ絶縁膜上に形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 651
, H01L 27/04 C
