特許
J-GLOBAL ID：200903041778349276
記憶制御装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-030117
公開番号（公開出願番号）：特開平6-243042
出願日： 1993年02月19日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】要求に対する固定的な割り当て制限値のためにおこるキャッシュ空き待ちの多発を緩和し、入出力要求に対する応答時間を短縮する。【構成】 キャッシュ管理部33は、キャッシュを使用する要求のうち、一部の要求に対して割り当て可能なキャッシュ量に制限値を設定して、キャッシュの割り当て制御を行う。負荷情報管理部34が、キャッシュの負荷状態を監視し、負荷状態に応じたキャッシュ割り当て制限値を求める。制限値の変更が必要となった場合、キャッシュ管理部33は制限値を変更してキャッシュ割り当て制御を行う。
請求項（抜粋）：
記憶装置と処理装置に接続され、複数のブロックからなるキャッシュメモリを有する記憶制御装置において、単位時間毎に、前記処理装置が前記記憶制御装置に発行する前記記憶装置のデータの入出力要求の、発行回数、または要求されたデータを含むブロックがキャッシュ上に存在していなかった回数、または要求されたデータを含むブロックがキャッシュ上にすでに存在していた回数の少なくとも一つのデータを計測する手段と、前記データから、前記単位時間毎の前記データの変化または比率をあらわすデータを生成する手段と、前記データと前記変化または比率をあらわすデータとをキャッシュの負荷情報として保持する手段と、前記負荷情報の一部または全部を用いて、前記入出力要求の一部に対する前記ブロックの割り当て数の制限値を求める手段と、前記制限値を設定する手段とを含むことを特徴とする記憶制御装置。
IPC (3件)：
G06F 12/08 320
, G06F 12/08
, G06F 3/06 302
