特許

J-GLOBAL ID：200903041796299766

半導体装置のキャパシタ構造

発明者： 松橋 秀明
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-308911
公開番号（公開出願番号）：特開平6-163819
出願日： 1992年11月18日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】 正極性電圧印加時のリーク電流を小さくし、かつ、絶縁破壊電界の高い半導体装置のキャパシタ構造を提供する。【構成】 この発明の半導体装置のキャパシタ構造によれば、下部電極材料は、仕事関数(フェルミエネルギ)がn+ ポリシリコンよりも高い、シリコンを含有する材料を用いて形成する。このシリコンを含有する材料としては、金属シリサイドおよびp+ ポリシリコンなどが用いられる。また、下地として、シリコン基板30が用いられ、この基板上にシリコン酸化膜(SiO2 膜)32が形成されている。更にシリコン酸化膜上には、下部電極34aとSiO2 膜36とTa2O5 膜38と上部電極40が設けられ、上部電極と下部電極間でキャパシタを形成している。

請求項（抜粋）：

下地に設けた下部電極と、この下部電極を被覆するタンタルオキサイド膜と、このタンタルオキサイド膜上に設けた上部電極とで構成してなる半導体装置のキャパシタ構造において、前記下部電極材料は、仕事関数(或いはフェルミエネルギ)がn+ ポリシリコンよりも高い、シリコンを含有する材料を用いて形成したことを特徴とする半導体装置のキャパシタ構造。