特許

J-GLOBAL ID：200903041797200593

半導体装置の製造方法

発明者： 小林 純一郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-001400
公開番号（公開出願番号）：特開2000-200759
出願日： 1999年01月06日
公開日（公表日）： 2000年07月18日
要約：

【要約】【課題】イオン注入のスルー膜についてイオン注入種のストッピングパラメータ数を出来るだけ減少させ、所望の濃度および分布形状にて複数の不純物領域を同時形成する。【解決手段】半導体基板1上の複数の箇所に、互いに膜厚が異なる単層の絶縁膜3,5をそれぞれ形成し、不純物をイオン注入して半導体基板1に複数の不純物領域を同時形成する。絶縁膜5の形成に際し、絶縁膜形成箇所で開口する犠牲層4を形成して絶縁膜5を成膜し、犠牲層4とともに絶縁膜5をリフトオフする。この犠牲層4がレジストからなる場合、絶縁膜5の成膜はレジストの剥離性を阻害しない程度に低い温度で行う。なお、単層の絶縁膜の一部をエッチングし、この膜厚が異なる複数箇所を通して不純物をイオン注入することによって、複数の異なる不純物領域を同時形成してもよい。

請求項（抜粋）：

半導体基板上の複数の箇所に、互いに膜厚が異なる単層絶縁膜をそれぞれ形成する工程と、上記複数の単層絶縁膜を通して不純物をイオン注入し、上記半導体基板に複数の不純物領域を同時に形成する工程とを含む半導体装置の製造方法。

IPC (2件)：

H01L 21/266 ,  H01L 27/095

FI (2件)：

H01L 21/265 M ,  H01L 29/80 E

Fターム (16件)：

5F102GA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GL04 ,  5F102GL05 ,  5F102GN04 ,  5F102GN05 ,  5F102GT02 ,  5F102GT03 ,  5F102GT10 ,  5F102HC07 ,  5F102HC09 ,  5F102HC19